⑩ 日本国特許庁(JP)

卯特許出願公表

⑫公表特許公報(A)

 $\Psi 4 - 507320$

@公表 平成 4年(1992)12月17日

®Int. Cl. 5 G 11 C 16/04 耸别記号 庁内整理番号 審査 請求 未請求 子備審查請求 有

6 (4) 部門(区分)

9191-5L G 11 C 17/00 308

(全 30 頁)

2

多状態EEPROMの読み書き回路および技術 60発明の名称

> 題 平2-506478 204等

692出 頤 平2(1990)4月12日 **匈翻訳文提出日 平3(1991)10月14日**

❷国際出願 PCT/US90/01984

優先権主張 @1989年4月13日@米国(US)3337,579

アメリカ合衆国 95035 カリフオルニア州 ミルピタス、パーク @発明者 メーロトラ サンジヤイ

シャー プレイス 735

カリフオルニア州 ロス ガトス、オー アメリカ合衆国 95035 ハラリ エリヤホウ @発 明 者

ゼレイズ コート 104

アメリカ合衆国 95054 カリフオルニア州 サンタ クララ、ジ 创出 願 人 サンデイスク コーポレイショ

エイ ストリート 3270

四代 理 人 弁理士 井ノロ 壽

AT(広域特許), BE(広域特許), CH(広域特許), DE(広域特許), DK(広域特許), ES(広域特許), FR ⑧指 定 国

(広域特許), GB(広域特許), IT(広域特許), JP, LU(広域特許), NL(広域特許), SE(広域特許)

最終頁に続く

求の範

コントロールゲートを持ち電気的に消去およびプ ログラムすることができるアドレス可能な複数の半導 休アレイで、

メモリとして使用する間に一定のレベルにプログラム される電荷を保持することができるフローティングゲ ートと、および、前記フローティングゲートから電荷 を除去することができる消去電極を持つ、アドレスさ れたセルのプログラム状態がある決められたスレッシ ュホールドよりも大きいか、少ないかを読み出すシス テムにおいて、

リファレンスメモリセルと、

スレッシュホールドに対して実質的に等しいか、ま たは比例する電荷を持つ前記りファレンスセルの消去。 または耳プログラミングのために前記メモリセルアレ イの消去と再プログラミングのために店答する手段と、

アドレスされたセルの電荷のレベルをリファレンス セルのそれと比較するために前記りファレンスセルに 応答する読み取り手段とを含む読み取りシステム。 2. 請求項1記載のシステムであって、前記読みのシ

ステムはメモリをプログラムするためのシステムの一 器であって、

各々のアドレスされたセルはプログラムの繰り返しシ ーケンスにおいて、希望する状態にプログラムされ、 小さなステップでプログラムされたペリファイを希望 する状態に達するまで続ける読み取りシステム。

3. 請求項1記載のシステムにおいて、前記読み取り システムは消去システムの一部でもあり、各々のアド レスされたセルは繰り返し消去によって消去状態まで 消去され、

ここにおいて、小さいステップでの読み取りとベリファ イが前記消去された状態に到達するまで行われる読み 取りシステム。

4. 請求項1記載のメモリセルアレイ、読み取りシス テムにおいて、前記りファレンスセルに書積された電 荷のレベルは電気的に消去、およびプログラムを前記 メモリの外部から可能である読み取りシステム。

5. 請求項1記載のメモリセルアレイ読み取りシステ ムにおいて、少なくとも1つのマスタリファレンスセ ルを含み、これはメモリの外部から前記スレッシュホ ールドと実質的に等しいか、並列か比例する電荷を持 つメモリの外部から消去。およびプログラム可能であ

ここにおいて前記りファレンスセルの再プログラム 手及は前記マスタリファレンスセルから前記りファレ ンスセルをプログラムする手段を含んでいるシステム。 6. 請求項5記載のメモリセルアレイの読み取りシス テムであって、ここにおいて前記読み取り手段は前記 リファレンスセルの電荷とアドレスされたセルの電荷 とを直接的に比較する手段を含むシステム。

7. 請求項5記載のメモリセルアレイ読み取りシステ ムであって、前記マスタリファレンスセルの予め定め られたスレッシュホールドを前記りファレンスセルの

それに実質的に適合するように顕節する手段と、

前記マスタリファレンスセルの関節されたスレッシュ ホールドと前記アドレスされたセルとを比較するため の手段とを含む彼み取りシステム。

8. ソースとドレインとコントロールゲートとメモリとして使用される期間。プログラムされた一定の電荷を保持することができるフローティングゲートと、

前記フローティングゲートから電荷を除去することができる消去電極と、少なくとも2つの予め定められたスレッシュホールドレベルによって規定される領域内のアドレスされたセルに書間された電荷を読み取るシステムであって、

前記少なくとも2つのスレッシュホールドレベルと 実質的に等しいか、または比例する電荷で各々プログ ラムされた少なくとも2つのリファレンスメモリセル とアドレスされたセルの電荷のレベルを前記リファレ ンスセルのそれらと比較するための少なくとも2つの リファレンスセルに応答する手段であり、これにより アドレスされたセルが前記2つの書積された電荷のど ちらに対応するかを決定し、

これによって前記アドレスされた各々から1ビットのデータ以上が書積されている読み取りシステム。

9. 請求項 8 記載のシステムにおいて、読み取りシステムの一部であって、前記各々のアドレスされたセルはプログラミングの繰り返しによって希望する状態にプログラムされ、小さなステップでプログラムされた状態の辞

的記スレッシュホールドレベルと実質的に等しいか、 またはそれに比例する電荷でプログラムされる少なく とも1つのリファレンスメモリセルと、

前記りファレンスセルの電荷とアドレスされたセルの電荷のレベルを比較するために前記りファレンスセルに応答するレスポンス手段によって、前記アドレスされたセルに書積されている電荷が前記2つの書積された環域のいずれかにあるかを決定し、これによって前記アドレスされた各々から1ビットのデータが書積される読み取りシステム。

14. 請求項13記載のシステムにおいて、

的記読み取りシステムはメモリセルのプログラムシステムの一部であって、各々のアドレスされたセルは希望する状態にプログラムの繰り返しのシーケンスによってプログラムされ、小さなステップで読み出しとプログラムされた状態のペリファイが希望する状態に達するまで行われる読み取りシステム。

15. 請求項13記載のシステムにおいて、前記號み取りシステムは消去システムの一部であって、各々アドレスされたセルは消去の状態まで繰り返しの消去手続きにより行われ、小さなステップで読み取りとベリファイが前記消去の状態に達するまで行われる読み取りシステム。

16. ソースとドレインとフローティングゲート上にプログラムされた電荷のレベルによってコントロールされる前記ソースとドレイン間のコンダクタンスと、コントロールゲートと消去電極を持つアドレス可能な半

み取りとペリファイが希望する状態に速するまで続けられる狭み取りシステム。

10. 請求項8記載のシステムにおいて、前記読み取りシステムは消去システムの一部分であり、各々のエドレスされたセルは消去の繰り返しによって、消去された状態まで消去され、小さなステップで読み取りと消去された状態のベリファイが消去された状態に達するまで続けられる読み取りシステム。

11. 請求項 8 記載のメモリセル読み出しシステムにおいて、前記比較手段は前記 アドレスされたメモリを前記少なくとも 2 つのリファレンスメモリの電荷と 1 つずつ順次比較する手段を含んでいる読み取りシステム。12. 請求項 8 記載のメモリセル読み出しシステムにおいて、前記システムは消去とプログラミングを前記少なくとも 2 つのリファレンスメモリについて独立に前記 2 つのスレッシュホールドを前記メモリの外から消去とプログラミングをするものである読み取りシステム。

13. ソースとドレインとコントロールゲートと、それがメモリとして使用されるときに、ある電荷のレベルにはプログラムされて保持することができるフローティングゲートと、前記フローティングゲートから電荷を設立することができる前去電極を持つ、電気のに消去とプログラム可能な形式のメモリでアドレス可能な形式のアレイにおける予められたスレッシュホールドレベルにより規定される2つの領域内のアトレベルにより規定される2つの領域内のであって、れたセルの書機電荷を読み取るシステムであって、

事体で電気的に消去およびプログラム可能なメモリセルの複数値のアレイを持つものにおいて、 そこを通過する電流を測定することによってアドレスされた状態を読み出すための読み取りシステムにおいて、

前記アドレスされたセルのフローティングゲート上の電荷のレベルに比例するところの電流レベルを供給するように電流を前記選択されたセルの前記ドレインとソース間に通過させる手段と、

少なくとも2つの予め定められたスレッシュホールドレベルに対応して各々のフローティングゲート上にプログラムされた電荷を持つ。リファレンスセルとして提供される少なくとも2つのメモリセルと、

前記アドレスされたものおよび、リファレンスセルをアドレスセルに流れる電流と前記リファレンスセルに流れる電流を比較する手段であって、これによって前記アドレスされたセルのチャージが少なくとも前記スレッシュホールドによって定義される3つのレベルのどこにあるかを決定することにより、少なくとも1と1/2ピットのインフェメーションを前記アドレスされたセルに蓄積する彼み取りシステム。17、請求項16記載のシステムにあって、

前記読みのシステムは、メモリセルをプログラムするシステムの一部であり、各々のアドレスされたセルは希望する状態までプログラムの繰り返しの手続きにより、小さいステップで読み出しのベリファイが前記望まれる状態に連するまで行われる読み取りシステム。18、請求項16記載のシステムであって、前記読みの

特表平4-507320 (3)

システムは消去の一部を形成し、それはアドレスされたセルが消去されるまで繰り返す消去のプロセスによって小さいステップで読み取りと消去された状態のペリファイを前記消去された状態に達するまで行われる 読み取りシステム。

19. 請求項16に基づくメモリアレイセル読み出しシステムであって、

的記変接手及は前記アドレスセルと前記りファレンス セルに接続された電流ミラー回路を持っている徒み取 カシステム。

20. 集積回路チップ上に形成されたEEpromメモ リシステムであって、

個別的にアドレス可能なEEpromメモリセルの 複数のグループと、

1またはそれ以上のリファレンスセルとして供給されたEEpromグループであって、各々は前記メモリセルの部分を形成する1またはそれ以上のリファレンスセルと、

前記個々にアドレスできるセルをプログラムするために前記チップの外側からの信号に応答して少なくとも2つの導通状態の1つにするように信号に応答する手段と、

機でのアドレス可能な指定されたグループのリファ レンスセルの縁でを同時に消去するために、チップの 外からの信号に応答する手段と、

lまたはそれ以上のマスタEEpromリファレンスセルと、

及を含む読み取りシステム。

24. 請求項 2 0 記載のメモリシステムにおいて、前記 使み取り手段は、前記マスタリファレンスセルを対応 するグループのリファレンスセルに対応して顕璧する 手段と、

そのように顕璧されたマスタリファレンスセルとアドレスセルを比較する手段とを含む読み取りシステム。 25. 請求項2 4 記載のシステムであって、

前記読み取り手段はメモリセルをプログラムするためのシステムの一部であって、アドレスされたセルの各々は希望する状態に至るまで、プログラムの繰り返し手順により小さいステップでプログラムされた状態の読み取りとペリファイを希望する状態に達するまで続ける読み取りシステム。

26. 請求項24記載のシステムにおいて、

読み取り手段は消去手段の一部であって、各々のアドレスされたセルは消去される状態まで、繰り返し消去の手順による小さいステップで消された状態の読みとペリファイを消去の状態に達するまで続ける読み取り

27. 集積回路チップ上に形成された半導体の電気的に 消去とプログラム可能なメモリ (EEprom)のア レイであって、

的記メモリセルはソースとドレインとコントロールゲートとセルの中のデータの読みプログラムおよび消去のために特定の電圧を受け入れることができる消去ゲートと、前記セルの特殊なメモリ状態に対応する特

少なくとも3つの導通状態に対応する各々マスタセルの異なったスレッシュホールドレベルを消去またはプログラミングするために前記チップ外から信号に応答する手段と、

前記マスタリファレンスセルのレベルに前記グループのリファレンスセルをプログラムするためプログラム中のグループのここにアドレス可能なセルに広答する手及と、

前記与えられたグループのリファレンスレベルを読み出すために前記チップの外側から信号に応答する手段と、

からなる貌み取りシステム。

21. 請求項20記載のシステムであって、

的記読み取り手段は、メモリセルをプログラムするためのシステムの一部であって、各々のエドレスされたセルはプログラムの繰り返しによって、希望する状態まで小さいステップでプログラムされた状態の読み取りとベリファイを希望する状態に達するまで行う読み取りシステム。

22. 請求項20 記載のシステムにおいて、前記競み取り手段は清まシステムの一部であって、各々アドレスされたセルは、清去状態に至るまで、繰り返しの清去の手続きを小さいステップで清された状態のペリファイを前記消去の状態にするまで行う読み取りシステム。
23. 請求項20 記載のメモリシステムにおいて、前記読み取り手段は、アドレスされたセルと与えられたグループのリファレンスセルとを直接比較するための手

定の電荷レベルを保持することができるフローティングゲートとを持ち、特定のメモリ状態は引き続くプログラムまたは消去条件で電荷のレベルの増加または、減少を行うことよって特定のメモリ状態に到達できるようにしたEEpromのデータプログラムシステムにおいて、

複数のアドレスされたセルのプログラミングのためにチャンクのデータを一時的に記憶するための手及と前記記憶されたチャンクのデータを複数のアドレスされたセルの中に並列にプログラムするための手及と、

前記書機されたチャンクデータで、複数のアドレス されたセルの各々の中の前記プログラムされたデータ をペリファイする手段と、

アドレスされた複数のセルの様でがペリファイされるまでに、アドレスされたセルの1またはそれ以上を並列的にプログラムの読み出しを可能にする手段と、を含むEEpromをプログラムシステム。
28. 請求項27記載のEEpromをプログラムするための手段であって、前記システムはEEprom集積回路チップ上に存在するEEpromのデータプログラムシステム。

29. 請求項 2 8 記載の E E p r o m セルをプログラム するためのシステムであって、

予め定められた、1またはそれ以上のスレッシュホールドレベルに規定される信城内のアドレスされたセルの記憶された電荷を読み出すためベリファイ手及を含むEEpromのデータプログラムシステムにおいて、

特表平4-507320 (4)

的記しまたはそれ以上のスレッシュホールドレベルに 実質的に等しいか、または比例する電荷によって、個 別的にプログラムされるしまたは 2 以上のリファレン スメモリと、

アドレスされたセルの電荷のレベルを前記りファレンスセルの各々と比較をするための1または2以上のリファレンスセルに応答する応答手段であって、これによって前記アドレスされたセルの記憶の領域が前記複数の記憶領域のどれにあたるかを知るEEpromのデータブログラムシステム。

30. 請求項 2 8 記載の E E p r o m セルをプログラム するためのシステムであって、前記メモリモルの様でのセルはグループ中の様でのセルが一緒に消去されるようにグループ付けされており、ベリファイ手及が読み回路を含む E E p r o m プログラムシステムであって、

1または2以上のEEpromグループのリファレンスセルは前記メモリセルのグループの各々の部分として提供されるものであり、前記個々にアドレス可能なセルを少なくとも2つの導造状態の1つにプログラムするために前記チップの外側からの信号に応答する手段と、 推定されたグループのアドレス可能なリファレンスセルの鍵でを同時に消去するために前記チップの外部からの信号に応答する手段と、

1または2以上のマスタEEpromリファレンスセルと、

前記1または2.以上のマスタリファレンスセル上の

異なったスレッシュホールドレベルであって、それは 少なくとも2つのコンダクション状態の間のブレイク ポイントに相当するものである消去または、プログラ ミングするために前記チップの外部からの信号に応答 する手段と、

グループリファレンスセルを前記マスタリファレンスセルのレベルにプログラムするためにプログラムされたグループの個々にアドレス可能なセルに応答する手段と、

与えられたグループのアドレスされた個々アドレス 可能なセルを前記与えられたグループのリファレンス セルと比較することによって読み出す手段と、

を含むEEpromのデータプログラムシステム。
31. 請求項30記載のメモリシステムにおいて、前記
読み出し手段は、前記グループのリファレンスセルに
応答するマスタリファレンスセルを腐断するための手段とアドレスされたセルを前記のように調整されたマスタリファレンスセルと比較するための手段とを含む
EEpromのデータプログラムシステム。

32. 請求項 2 8 記載の E E p r o m セルをプログラム するシステムであって、

前記セルは2ピットの状態を持ち、引き続くプログラムを可能にする手段は、縁てのアドレスされたセルに並列に縁てのアドレスされたセルがベリファイされるまで印加するEEpromのデータプログラムシステム。

33. 請求項2 8 記載のEEpromセルをプログラム

するためのシステムであって、

チップ上に展にベリファイされている任意のアドレスされたセルのプログラミングを個別的に禁止するための手段を持ち、ベリファイされていないアドレスされた他のセルを並行的にプログラムを可能にするEEpromのデータプログラムシステム。

34. 請求項 3 3 記載のシステムにおいて、

前記メモリセルは2以上の状態をもつEEpromの データプログラムシステム。

35. 請求項 3 3 記載のシステムにおいて、前記メモリセルは 2 ピットの状態である E E p r o m のデータプログラムシステム。

複数のアドレスされたセルを並列に消去するための 手段と、

複数のアクセスされたセルの各々のメモリ状態をベ

リファイするための手段と、

アドレスされたセルの 1 、またはそれ以上のセルが、 精去された状態になるまで、並列に消去を可能ならし める手及と、

からなるEEpromメモリセルを消去するためのシステム。

37. 請求項36記載のEEpromセルの消去システムであって、前記システムはEEprom集費回路チップ上に存在するEEpromメモリセルを消去するためのシステム。

38. 請求項36記載のEEpromセル消去システムであって、前記システムはEEprom集積回路チップの外に存在するEEpromメモリセルを消去するためのシステム。.

39. 請求項 3 8 記載の E E p r o m セルを消去するためのシステムであり、前記ペリファイ手段は予め定められた 1 またはそれ以上のスレッシュホールドレベルに規定される 領域内に アドレスされた セルの書積電荷を読み出すための手段を含むものであって、以下の構成を含む E E p r o m メモリセルを消去するためのシステム。

1またはそれ以上のメモリセルであって、それら各々独立に電荷によってプログラムされるものであり、その電荷は実質的に前記1または2以上のスレッシュホールドレベルと等しいか、または比例するものである1または2以上のリファレンスセルを含むEEpromメモリセルを預去するためのシステム。

40. 請求項3 8 記載のシステムで、前記メモリセルは グループ中のセルが一緒に消去されるようにグループ 分けされており、前記ペリファイ手及は捷み取り回路 を含むEEpromメモリセルを消去するためのシステムであって、

的記グループのメモリセルの一部として取けられている1または2以上のEEpromのグループのリファレンスセルと、

的記憶々にアドレス可能なセルを2つの導通状態のうちの少なくとも1つにプログラムするために前記チップの外側からの信号に応答する手段と、

措定されたグループ中の縁てのアドレス可能である セル、およびリファレンスセルを同時に消去するため にチップの外部からの信号を応答する手及と、

1 または 2 以上のマスタEEprom リファレンス セルと、

少なくとも前述した2つの導通状態の間のプレイクポイントに対応するところの異なったスレッシュホールドレベルが前記1または2以上のマスタリファレンスセルを消去およびプログラムするために前記チップの外側からの信号に応答するための手段と、

前記マスタリファレンスセルのレベルにグループの リファレンスセルをプログラムするためにプログラム されている1つのグループの個々的にアドレス可能な セルに応答する手段と、

前記与えられたグループのリファレンスセルと比較 することによって、アドレスされた個々的なアドレス 可能なセルを読み出すための手段と、

から成るEEpromメモリセルを消去するための システム。

41、請求項40記載のシステムにおいて前記読み取り 手段は前記グループのリファレンスセルに対応するマ スタリファレンスセルを調整するための手段と、

前記のように襲撃されたマスタリファレンスセルと、 アドレスされたセルとを比較する手段とからなるEE promメモリセルを消去するためのシステム。

42、請求項38記載のEEpromセルを消去するためのシステムであって、前記セルは1ビットの状態であり、消去するための手段はアドレスされたセルが消去がベリファイされるまでアドレスされたセルに並列に消去電圧を印加するものであるEEpromメモリセルを指去するためのシステム。

43、請求項38記載のEEpromセルをプログラムするためのシステムであって、チップ上に個別的に既にアドレスされべりファイされた消去を禁止するとともに他のアドレスされてペリファイされたものの消去を可能にする手段を持つEEpromメモリセルを消去するためのシステム。

44. 請求項43記載のシステムにおいて、前記メモリ セルは2以上の状態を持つEEpromメモリセルを 消去するためのシステム。

45. 請求項 4 3 記載のシステムにおいて、前記メモリセルに 1 ピットの状態を持つ E E p r o m メモリセルを消去するためのシステム。

46. 請求項3 6 記載の E E p r o m を消去するための システムにおいて、前記セルを消去された状況から、 消去の状況に近いメモリ状態にプログラムするための 手段を持ち、

これによって、消去された各々のセルのスレッシュホールドレベルの均一性を確保し、そして各々のセルが同じような量のプログラム/消去のストレスに騙されるようにするEEpromメモリセルを消去するためのシステム。

47. アドレス可能な半導体で電気的に消去および書き 込み可能なメモリセルが集役回路チップ上に形成され ているアレイを含むEEpromシステムにおいて、 複数個のアドレスされたメモリをプログラムする点に 改良点を持つEEpromのシステムであって、

メモリセルの操作をコントロールするためのコントローラと、

前記コントローラから直列的に転送されたチャンク のデータをチップ上に仮に書積するための手及と、

前記書積されたデータのチャンクをアドレスされた 複数のセルに並列にプログラムするための手段と、

チップ上で、アドレスされた複数のセルの各々のプログラムされた書積されたデータのチャンクでベリファイするための手及と、

雑でのアドレスされたデータがペリファイされるまで、1または2以上のアドレスされたセルを並列にさらにプログラムを可能にする手段と、

前記チップからコントローラにアドレスされた雑で

のセルがペリファイされたことを示すために信号を出力するための手段とを含むEEpromシステム。
48、請求項47記載のシステムにおいて、前記セルは
パイナリの状態であって、さらにプログラムを可能に
するための手段は継でのアドレスされたセルに並列に

織てのアドレスされたセルがベリファイされるまで、 供給するEEpromシステム。

49. 請求項 4 7 記載のシステムにおいて、前記メモリセルは 2 以上の状態を持っており、これによって各メモリセルに 1 ピット以上を記憶できるEEpromシステム。

50. 請求項4 7 記載のEEpromシステムであって、さらに既にベリファイされた任意のアドレスのプログラムを個々に禁止するためのチップ上の手段を持ち、一方、未だにベリファイされていない他のアドレスについてはプログラムを可能にするEEpromシステム。

51. アドレス可能な半導体を電気的に消去およびプログラムすることができるメモリモルで集費回路チップ上に形成されているアレイを含むEEpromシステムであって、複数のアドレスされたメモリを消去することを特徴とするEEpromシステムであって、

前記メモリシステムの操作を制御するためのコントローラと、

アドレスされた複数のセルを並列に消去するための 手段と、

前記各々のアドレスされた複数のセルをベリファイ

するためのチップ上のベリファイ手段と、

1または2以上のアドレスされたセルを前記アドレスされた複数のセルがすべて消去されたことがベリファイされるまでさらに並列の消去を可能にする手段を備えるEEpromシステム。

52. 集積された回路上のEEpromの消去されたセルをプログラムするための改良された方法であって、

アドレスされた複数のメモリをプログラムするため にチャンクのデータをチップ上に一時的に書稿するス テップと、

アドレスされたメモリセルの複数の内容を並列に铣み出すステップと、対応する蓄積されたデータのチャンクと読み出された内容を並列に比較することによってチップ上のペリファイを行うステップと、

アドレスされたセルであって、ベリファイされないものにプログラム電圧のパルスを並列に選択的に印加するステップと、複数のアドレスされたセルの継でがベリファイされるまで、ベリファイと選択的プログラミングステップを繰り返すステップと、

を含む方法。

53. 集積回路チップ上のEEpromアレイの中で消去されたメモリセルをプログラミングするための改良された方法であって、

複数のアドレスされたメモリセルをプログラムするためにデータのチャンクをチップ上に一時的に記憶するステップと、雑でのアドレスされたセルにプログラム電圧のパルスを並列に印加するステップと、

された内容を並列に比較することによってチップ上で ベリファイするステップと、

アドレスされたセルでペリファイされていないものにのみプログラム電圧のパルスを並列的に選択的に供給するステップと、

複数のアドレスされたセルの鍵でがベリファイされるまでベリファイと選択プログラミングステップを繰り返すステップと、鍵での複数のアドレスされたセルがベリファイされたことを示す信号をチップから出力するステップと、

からなる方法。

55. 請求項27記載のシステムであって、コントロールゲートに供給される電圧は可変であって、他の電圧と独立したものであるEEpromシスチム。

56. 請求項55 記載のシステムにおいて、プログラムデータのペリフィケイションの期間に前記コントロールゲートに供給される電圧は、通常の読み出しに供給されるものよりも十分に大きいので、プログラムされたセルはプログラムされた状態とわずかな幅しかもたない状態ではないEEpromシステム。

57. 請求項36記載のシステムにおいて、前記コントロールゲートに供給される電圧は可変であり、他の電圧と独立であるEEpromメモリセルを消去するためのシステム。

58. 請求項 5 7 記載のシステムにおいて、前記コントロールゲートに消去されたセルのペリファケイションの期間に供給される電圧は、通常の読み出しのときに

複数のアドレスされたメモリの内容を並列的に説むステップと、複数のアドレスされたメモリの内容を並列的に読むステップと、複数のアドレスされたメモリの内容を読むステップと、読み出された内容を対応する蓄積されたチャンクデータと並列に比較することによって、チップ上でベリファイするステップと、

アドレスされたデータでペリファイされていないものにだけ、プログラムされた電圧のパルスを並列に印加するステップと縁てのアドレスされた複数のセルが複数のアドレスされた様でのセルがペリファイされるまで、ペリファイと選択プログラムを繰り返すステップと、

を含む方法。

54. アドレス可能な半導体で電気的に消去とプログラムが可能なメモリセルが集積回路チップ上に設けられているアレイを含むEEpromシステムで、消去されたメモリセルのプログラムのための改良された方法であって、

複数のアドレスされたメモリをプログラムするため にコントローラからチップにデータチャンクを直列的 に電送するステップと、

前記データのチャンクをチップ上に記憶するステップと、縁てのアドレスされたセルにプログラム電圧のパルスを並列に印加するステップと、

アドレスされた複数のメモリセルの内容を並列に読み出すステップと、

対応して記憶されているチャンクのデータと読み出

供給されるものよりも十分に小さいものであって、 消去されたセルは消去された状態において消去された状態とわずかな幅しかもたない状態ではないEEpromメモリセルを消去するためのシステム。

59. 予め定められた複数の電流レベルに関連する電流をテストのために検知する検知回路であって、

1またはそれ以上の再生された電流を再現するための1対多の電流ミラーで、前記電流ミラーはテスト電流を運ぶための第1の脚と、複数の技を持つ第2の脚を持ち、各々の脚はリファレンス電流レベルに関連づけられている電流ミラー手段と、

ここに再生された電流を再現するために前記再生された電流は実質的に第1の脚のテスト電流と同じものである各々の枝の第1の電流派と、

リファレンス電流を提供するために 1 つの予め定められた電流レベルを持っている各枝の第 2 の電流源と、

前記第1と、第2の電源間の接続点において、各々の技で比較的に高いか、または比較的に低い電圧を、前記比較的に高いか、または低い電圧は、第1の電流源によって提供された影響される前記チスト電流に競似する再生された電流が前記第2の電流源によって影響されたリファレンス電圧よりも大きいか、または小さい接幅を持つかによる同時に検出するための手段と、からなる検知回路。

60. 請求項59記載の回路において、前記テスト電流は前記メモリの導通電流に供給され、前記導通電流はそのメモリ状態を示すものである検知回路。

61. 請求項 6 0 記載の回路において、前記メモリセルはEEpromか、またはフラッシュ EEpromである検知回路。

62. 請求項59記載の回路において、前記各枝に設けられている第2の電流源は、プログラム可能なりファレンス電流源である検知同路。

63. 請求項 6 2 記載の回路において、前記テスト電流はメモリセルの導通電流によって提供され、前記導通電流はそのメモリ状態を指し示すものである検知回路。64. 請求項 6 2 記載の回路において、前記メモリセルはEEpromまたはフラッシュEEpromである検知回路。

65. 請求項 6 2 記載の回路において、

前記プログラム可能なりファレンス電液源はメモリセルの導電電流により供給され、

前記導電電流は、メモリの状態によって規定される導電電流である検知回路。

66. 請求項 6 5 記載の回路において、

前記メモリセルはEEpromまたはフラッシュEEpromである検知回路。

67. 請求項62記載の回路で、

前記プログラム可能なりファレンス電流源は基のプログラム可能なりファレンス電流源を回路により復写されたものであって、

第1、第2の1対1の電流ミラー手及でり、各々が 2つの脚に対してそれぞれ1つのブランチを持ち、前 記第1と第2の1対1の電流派はこれらの2つの脚の

72. 請求項67記載の回路において、前記他の電流ミラー手改と、前記第1の1対1の電流ミラー手改は、同一の各性のトランジスタを含み、前記第2の1対1の電流ミラー手改は他の極性のトランジスタを含む検知回路。

73. 請求項 5 9 記載の回路において、前記第 2 の電流 源は予め定められたリファレンス電流を各々の枝に提供するものであって、

ソースとドレインとゲートを持つ予め定められたサイズの 1 本のトランジスタと、

前記予め定められたサイズのトランジスタのソースとドレインを介して、予め定められたリファレンス電波の1つを作り出すために予め定められたリファレンス電圧をゲートに印加する手段と、

前記予め定められたリファレンス電流は枝に亘って一定であり、前記予め決められたサイズの差は前記枝間において、予め定められた複数のリファレンス電流を作り出すようになっている検知回路。

74. 請求項7 3 記載の回路において、

前記テスト電流はそのメモリの状態により規定される導電電流により供給されるものである検知回路。 75、請求項73記載の回路において、

前記メモリセルはEEpromまたはフラッシュE Epromである検知回路。

76. 請求項7 3 記載の回路において、

的配プログラム可能なリファレンス電流振はそのメ モリの状態によって規定される導電電流により供給さ 1 つに相互に接続されており、前記第2 の電流線は前記第2 の 1 対 1 の電流ミラー手段の他の脚に接続されることによって提供されるものである第1、第2 の 1 対 1 の電流ミラー手段と、

リファレンス電流を提供するための前記第1の1対1 グラム可能なリファレンス電流源は前記第1の1対1 の電流でラーの他の脚に接続されており、これによって、実質的に同じリファレンス電流を相互接続された で、実質的に同じリファレンス電流を相互を表示といる。 にこう一のように導き、その1対1の電流源の脚に導くと同様に他の脚に第2の1対1の電流源の脚に に対し、これによって、前記第2の電流源は 実質的に当初のアログラム可能なリファレンス電流源 ソースと実質的に 源である検知回路。

68. 請求項67記載の回路において、

前記テスト電流はそのメモリの状態により抵定される事電電流により供給されるものである検知回路。 69、請求項 6 8 記載の回路において、

前記メモリセルはEEpromまたはフラッシュEEpromである検知回路。

70. 請求項67記載の回路において、

前記プログラム可能なりファレンス電流器はそのメモリの状態によって規定される導電電流により供給されるものである検知回路。

71. 請求項70記載の回路において、

前記メモリセルはEEpromまたはフラッシュEEpromである検知回路。

れるものである検知回路。

77、請求項76記載の回路において、

前記メモリセルはEEpromまたはフラッシュE Epromである検知回路。

78. 複数の予め定められたリファレンス電流レベルに関連して、テスト電流を検出するための回路であり、前記複数のリファレンス電流レベルは倍率によって低いリファレンス電流から段階的に得られるものにおいて、

1 つのテスト電流を1またはそれ以上の再生された電流に複製するための1 対他の電流ミラー手及であっり、前記電流ミラーは前記テスト電流を保持する第1 の脚を持ち、第1 の脚と複数の枝を持つ第2 の脚を持っており、各枝はリファレンス電流レベルと倍率に関連付けられている1 対他の電流ミラー手及と、

再現された電流を再生するための各枝の第1の電流 源であって、前記再生された電流は前記第1の即のテスト電流から倍率によってもたらされるものであること、

最も高いりファレンス電圧を前記複数のりファレンス 電液のレベルから提供するための各技の第2の電流課 と、

前記第1と第2の電波派の接続点において比較的に高いか、または低い電圧を各枝において、同時に検出するための手段であって、前記比較的に高いかまたは低い電圧は前記第1の電波派によって提供されたチスト電波から期せずして再生された電波が前記第2の電流派によって提供される最大のリファレンス電波に対

特表平4-507320 (8)

して大きいか、小さいかによって決まる テスト電流を検知する検知回路。

79. 請求項7.8 記載の回路において、

前記テスト電流はそのメモリの状態により規定される導電電流により供給されるものである検知回路。 80. 請求項79記載の回路において、

前記メモリセルはEEpromまたはフラッシュE Epromである検知回路。

81. 請求項78記載の回路において、

的記プログラム可能なリファレンス電流想はそのメモリの状態によって規定される導電電流により供給されるものである検知回路。

82. 請求項81記載の回路において、

前記メモリセルはEEPromまたはフラッシュEEPromである検知回路。

83. 複数の予め定められたリファレンス電流に関連してテスト電流を検出するための回路であり、各々の複数のリファレンス電流のレベルは、それに与えられたリファレンス電流レベルから倍率によってスケルされたものであるテスト電流を検出するための回路であって、

与えられたリファレンス電流を1または2以上の再生電流に再現するための1対他数の電流ミラーであり。前記電流ミラーは前記与えられたリファレンス電流を連ぶ第1の脚と複数の枝を持つ第2の脚を持っており。各枝はリファレンス電流レベルに倍率をかけたものに関連させられている1対他数の電流ミラー手及と、

はEEpromまたはフラッシュEEpromである 検知回路。 各々の枝において、そこに再生された電流を再生するための第1の電流源であり、再生された電流は与えられたリファレンス電流レベル、前記第1の簡の中のリファレンスレベルから関連する倍率係数によってスケーリングされたものである第1の電流線と、

前記テスト電流を供給するための各枝の第2の電流 像と、

的記第1と第2電流源の接続点において、比較的高 いかまたは低い電圧を各々の技において、同時に検 または低い電圧を各々の技にかまたは、 がある手段であり、前記比較的高いかまたは、 があるかは、前記第1の電流源によって供給される も低いリファレンス電流レベルからスケーリングされ で再生された電流が、前記第2の電流源によって供給 であたテスト電流よりも大きいか、または小さいと されたテスト電流よりも大きいか。または小さいト電 流を検出するための回路。

84. 請求項 8 3 記載の回路において、前記テスト電流 はそのメモリの状態により規定される導電電流により 供給されるものである検知回路。

85. 請求項 8 4 記載の回路において、前記メモリセルはEEpromまたはフラッシュEEpromである検知回路。

86. 請求項 8 3 記載の回路において、前記プログラム 可能なリファレンス電流源はそのメモリの状態によっ て規定される導電電流により供給されるものである検 知回路。

87. 請求項86記載の回路において、前記メモリセル

明 知 書

多状態EEPROMの読み書き回路および技術

〔発明の背景〕

この出職は1989年8月13日に出職された米国出職を号配337,579号の継続出職である。

この発明は一般的には半導体の電気的に消去およびプログラムできるリードオンリメモリ(EEprom)に関連し、さらに詳しくいえば、それらの状態を読み出し、またはプログラムするための回路技術に関する。

E E p r o m と電気的にプログラムできる読み出しメモリ(E E p r o m)は典型的には不揮発性配性アータの貯蔵、またはプログラムのためのデジタル回路に使用されている。それらは消去されるものであり、それらのメモリセルの中に書き込みまたは"プログラム"できるものである。

電界効果トランジスタの形において、1つのEpr omは、フローティング(接続されていない) 導伝ゲ ートをソースとドレイン間の半導体基板の中のチャン ネル領域の上に、絶縁された形利用している。

前記トラングスタのスレッシュホールド電圧特性はフ

ローティングゲート上に止められている電荷の量にしたがって制御される。すなわち、トランジスタがターン "オン" してそのソースとドレイン領域間に導速を許容する前に前記コントロールゲートに与えられなければならない最小の電圧(スレッシュホールド)はフローティングゲート上の電荷のレベルによって制御される。

前記フローティングゲートはある範囲の電荷を保持することができ、それによって1つのEpromメモリセルは任意のスレッシュホールドウィンド内においてプログラムされる。

その装置のスレッシュホールドウインドの大きさは、 その装置の最小および最大スレッシュホールドレベル によって決められる。

スレッシュホールドウィンドの大きさは装置の特性、 動作条件と履歴に依存させられる。ウィンド内の各々 の明確なスレッシュホールドレベルは、原則的には、 そのセルの有限な記憶状態を規定するために用いられ ている。

Epromメモリにとって、メモリセルとして働くトランジスタは、チャンネル領域の基板から電子を稼いゲートの誘電体を介してフローティングゲートに加速することによって、2つの状態のうちの1つにプログラムされる。このメモリ状態は紫外線の限計によっ

てフローティングゲート上の電荷を験去することによって消去される。

電気的に消去可能で、かつ、プログラムできるりードオンリーメモリ(EEprom)は同様な構造のであるが、適当な電圧をフローティング上に印面のことによって、電荷を除去する機構を付加的に満るものである。そのようなEEpromセルはちの中のかなりの無なのセルが同時に消去され、すなわち、"フラッシュ"によってEEpromと呼ばれる。一度消去されるとセルは再度プログラムすることができる。

EpromやEEpromセルの二次元のアレイの中の特定の1つのセルがアドレスされるべきセルが含まれているコラムラインのソースとドレインにソースードレイン電圧の印加およびアドレスされるべきセルを含むロー中のコントロールゲートに接続されているフードラインにコントロールゲート電圧を印加することによって読み出しのためにアドレスされる。

アドレスされたメモリセルトランジスタの状態は、動作電圧をそのソースとドレインとそのコントロールゲートに印加し、それからソースとドレイン間を流れる電波のレベルが検出することにより読み出される。前記電波のレベルは、前記トランジスタのスレッシュホールドレベルに対応するものであり、そのフローチ

ィングゲート上の電荷の量によって決定される。

かくして、多一状態EEpromメモリセルのために各セルは2、またはそれ以上のデータピットを書積する。任意のEEpromアレイが書積できる情報は、各セルが書積できる状態の数倍によって増大させられる。

したがって、本発明の主たる目的はセルが1ピット 以上のデータを書積することができるEEpromメ モリシステムを提供することである。 本発明のさらに他の目的はEprom、またはEEpromの集積メモリチップの一部としての改良された読み出し回路を提供することである。

本発明のさらに他の目的はより簡単であって、製造が容易であり、精度と信頼性が、延長された使用期間中において保たれる読み出し回路を提供することである。

本発明のさらに他の目的はEpromまたはEEp romの集積回路チップ上の部分として改良されたプログラム回路を提供することである。

本発明の目的の1つは簡単であり、製造が容易であり、精度と信頼性が延長された使用期間において、保たれるプログラム回路を提供することである。

本発明の他の目的は自動的に温度、電圧、工程における変動、および電荷の保有による影響を自動的に補償することができるメモリ読み出し、およびプログラム技術を提供することである。

本発明のさらに他の1つの目的は、コンピュータシステムで用いられる磁気ディスク記憶装置を置き換えることができるフラッシュEEprom半導体チップを提供することである。

さらに本発明の目的は、メモリが耐久することができるプログラム読み出しサイクルの数によって選定される寿命の増加を図ることができるフラッシュEEp

「 o m 構造を提供することである。

[発明の要約]

これらおよびその他の目的は、多及のスレッシュホールドレベルを持ち、正確な読みと書き出しと、2以上の異なる状況を各メモリセルの中に長い使用期間において保つことができ、各セルの中に1ピット以上の記憶ができる改良されたEEpromアレイにおける読み書き回路と技術によって遠成されるであろう。

本発明の1つの特徴によれば、多段のスレッシュホールドブレイクポイントレベルがマスターリファレンスセル (またはマスタリファレンスセル) として使用される一連のメモリセルによって提供される。

各々のブレイクポイントスレッシュホールドレベルの

プログラム可能性が独立であることがスレッシュホールドウィンドの分離の数細な腐態を最適化することでああり、これは多状態の装置においては自由なことである。さらにそれは2 状態、または多状態のメモリを同じ装置から後に製造することを許容するのであり、それはそのときのユーザーの要求とか、その時点における装置の特性に従属して決められるものである。

本発明のさらに他の特徴によれば、各セクタ (セクタとはフラッシュ E E p r o m において一時に消去できるメモリセルのグループを言う) の中の一連のメモリセルはローカルリファレンスセルとしてどけておくことができる。

リファレンスセルの各セットはフラッシュセルを同じ セクタの中で非常に密接に関連して両者が同じ回数だけプログラムまたは、 商去サイクルを成す過程において追跡される。 かくしてメモリセクタの中のメモリセルが非常に多数回の商去またはプログラムサイクルの後に現れるエイジングが同じローカルリファレンスセルに反映される。

フラッシュセルのセクタが消去されて再プログラムされる皮ごとに一連の個々のブレイクポイントスレッシュホールドレベルは、関連するローカルリファレンスセルに関連して再プログラムされる。ローカルリファレンスセルから読み出されたスレッシュホールドレベ

ルは自動的に同じセクタのセルのメモリの条件を自動的に調整する。スレッシュホールドウィンドの分離はかくして最適に維持される。この技術は単に1つリファレンスセルを持つメモリのためにも有益であり、それは2つの状態(1ピット)のメモリを読み出すのに用いられる。

本発明の他の特徴によれば、各サイクルでローカルリファレンスセルに書え換えられるスレッシュホールドレベルはメモリセルのサイクルの中に用いられないで、外部からプログラム(または再プログラム)された電荷を保持しているセルによって一連のマスタセルによって得られる。全体のメモリ集機回路のために単に1級のマスタメモリセルが必要である。

1 つの実施例において、読みの動作は直接的にマスタセルレベルから予めコピーされたローカルリファレンスセルのスレッシュホールドレベルを直接的に用いる。

他の実施例においては、彼み取りがマスタリファレンスセルに関連してなされる場合であっても、彼み取り 動作はローカルリファレンスセルのスレッシュホール ドレベルを間接的に用いる。

それは最初にマスタリファレンスセルに対して、ローカルリファレンスセルを読むことによってなされる。 読み出された差はマスタリファレンスセルに対するメ モリセルの引き続く避常の読み出しをオフセットする ために用いられ、これによって、パイヤスされた読み 出しがローカルリファレンスセルに対して有効に行わ れる。

本発明のさらに他の特徴によれば、メモリセルの説み出し動作はメモリ状態がどこにあるかをそこを流れる電流とリファレンス多股のスレッシュホールドブレイクポイントレベルとのリファレンス電流を比較することによって決定される。

1つの実施例においては、セルを流れる電流は1つずつ前記りファレンスセルのレベルと前記りファレンスセルのレベルと前記りファレンスセルのレベルとスレッシュホールド電流を比較することによって比較される。

さらに他の実施例によれば、セルを流れる電流は一連のリファレンスセルの電流と同時に比較されて読まれる。特殊な電流ミラー形式が読み出されるべき電流をその信号を損なうことなく、多段の技に各スレッシュホールド電流を比較するために分けられる。

本発明の他の特徴によれば、プログラムとベリファイ操作はチャンク(すなわちセペラル バイト)のアドレスされたセルに一度になされる。さらにベリファイ操作はEEpromチップの回路によって実行される。これは各々のプログラミングステップにおいて、ペリファイのために直列にチップからデータを取り出

す遅れを避けることができる。

本発明の他の特徴によれば、プログラムされた状態は、"消去された"状態からプログラムとベリファイ(検証)のステップを繰り返すことによって寿られ、1つの回路はプログラムされた状態を各々のプログラムされたステップの後で意図された状態を以て検証にれ、そして選択的に正しくプログラムされた後、検証されたチャンクの中の任意のセルのそれ以上のプログラミングを選択的に禁止する。

これは多段の構成において、データのチャンクの効果 的な並列プログラミングを可能にする。

本発明の他の特徴によれば、グループのセルが"消去された"状態に消去された後に、前記セルを"消去

てされた。状態に隣接する状態に再プログラミングされる。これによって各々の落去されたセルは、よりよく定義された状態からスタートすることが許容され、これによって各セルは同様のプログラム/清去のストレスを受けることができるようになる。

本発明のさらに他の特徴によれば、EEpromセルのコントロールゲートに印加される電圧は広い範囲内において可変であり、かつ、読み取り回路に供給される電圧に対して独立である。これにより、正確なプログラム/消去マージングが許容されると同時に、テトスと参断のために同様に利用できる。

ここにおける主題はEEPromの読み取り技術について記述される同時出職 粒視中の米国特許版 2 0 4 4 1 7 5 号、1 9 8 8 年 6 月 8 日に出職されたエリヤホウ ハラリ博士によって開発されたものに引き続くさらに改良されたものであって、特にそれは第 1 1 図に示されている記述に関連するものである。出職番号版 2 0 4 1 7 5 号はここにおいて、明確にリファレンスされるべきであり、その開示は第 1 1 図 乃 至 第 1 3 図および第 1 5 図に最も関連するものである。

他の目的および本発明の特徴および利点は、次の好 道な実施例の記述により理解されるであろう。 その記 述は話付図面に関連してなされる。

[図面の簡単な説明]

第1 図は、本発明による種々の特徴を実現するために用いられる E E p r o m の集積回路構造を示す断面図である:

第2図は、第1図の線2-2に沿って切断して示した図である:

第3図は、第1図と第2図に示されている形のEE promの1つのセルの等値回路図である;

第4回は、EEpromセルのアドレス可能なアレイを示している:

第 5 図は、本発明による種々の特徴が組み込まれる E E p r o m のブロックダイヤグラムである;

第 6 図は、 1 ビットのデータを書積することができる E E p r o m t ルのスレッシュホールドウィンドの区分けを図解した図である;

第7A回は、2ピットのデータを書機できるEEp romセルのスレッシュホールドウィンドの分離を図 解したものである:

第7B図は、第7A図のEEpromセルのスレッシュホールドウィンドにおけるソースドレイン電流の分離を図示したものである;

第8A図と第8B図は典型的なEEpromを使用した後の特性の変化を図示した曲線群である:

第9A図は、本発明によるマスタリファレンスセル とアドレスメモリセルのための独み、およびプログラ ム回路を示す図である:

第9B図は、本発明によるリファレンスセルを持つ 多状態を読み出し回路を示している;

第9 C 図(1) 乃至第9 C 図(3) は、第9 B 図 の 回路 の ための 多状態 読みの ための タイミング を示している:

第9 D図は、多状態読み取り回路の実施例を示すものであって、1 つのアドレスセルのメモリ状態は一連のリファレンス電流レベルに関連して同時に検出される:

第9 E 図は、第9 D 図に示されている I R E P 回路の実施例をE E p r o m セルがリファレンス (リファレンス) 電流によってプログラムされる場合について図示してある:

第9 F 図は、第9 D 図の実施例の好適な実施例を示すものであって、そこにおいて各々のIREP回路は EEprometルの中でプログラムされたリファレンス電流を再生する電流器によって供給される;

第9 G 図は、第9 D 図に示されている I REF回路 の他の実施例を示すものであって、そこにおいてリファレンス電流は予め決められたサイズのトランジスタ の導通によって各校に供給されるものである;

第9 H 図は、多状態読み出し回路の他の具体例を示すものであって、そこにおいて 1 つのアドレスセルのメモリ状態は一速のリファレンス電流のレベルに関連

して瞬時に検出される:

第9 I 図は、多状態説み出し回路のさらに他の具体 例を示すものであって、ここにおいてアドレスセルの 記憶状態は一速のリファレンス電流のレベルに関連し て瞬時に検出される;

第10図は、本発明による特殊なメモリ構造を図解 している;

第11回は、本発明による一連のローカルリファレンスセルのプログラミングのためのアルゴリズムを示している;

第12A図は、ローカルリファレンスセルを直接に 用いた読み出し回路である:

第12B図は、第12A図の具体例の読みアルゴリズムを示している:

第13A図は、ローカルリファレンスセルを間接的 に用いた競み出し回路の代替的な実施例を示している ;

第13B図は、他の実施例におけるマスタリファレンスセルのパイヤス読み出しのためのプログラム回路 を示している:

第13C図は、第13B図のプログラムバイアス回 路のための詳細な回路図である:

第13D図は、第13A図の具体例の読みアルゴリズムを示している;

第14回は、セルの1つのチャンクを並列読みプログラムデータの延路を示している;

第15回は、本発明によるチップ上のプログラム/ベリファイアルゴリズムを示している:

第16図は、本発明による比較回路のための回路図 を示している;

第17図は、本発明による禁止を持つプログラム回路のための回路図である;

テーブル1と2は本発明によるEEpromのための典型的な動作電圧の例を示している:

〔好遺な実施例の説明〕

本発明の種々の特徴が好適に実現できるメモリアレイに用いられる種々の特殊なEprom、EEprom半導体集積回路構造が存在する。

<u>"チャンネル分離" EEpromセル</u>

好ましいEEpromの構造が一般的に集積回路の 断面図である第1図および第2図に示されている。

この好ましい構造を簡単に説明すると、2 つのメモリセル11と13が軽くP形にドープされた選抜15上に形成されている。 濃く n ドープされた埋め込み 仮域 1 6 はセル11と13の間にあり、セル11のドレインでセル13のソースとして働く。同様にして他のnドープ埋め込み 仮域 1 9 はセル11のソースであり、隣接するセルのドレインであって、そして同様に他の

n ドープ領域 2 1 においても同様である。

メモリセル11と13の各々は、それぞれ導伝性の フローティングゲート23と25を含んでおり、それ らは一般的にはポリシリコン材料により作られている。 これらのフローティングゲートの各々は誘電体材料に より囲まれており、それらを他の導伝性の要素から絶 縫されるようになっている。コントロールゲート27 は、セル11とセル13の両方の上にフローティング ゲートと、碁板それ自体から絶縁されるように伸びて いる。第2回に示されているように、導伝性の帯29 と31はさらにお互いに、およびその構造のその他の 導伝性の要素から絶縁されるように付加的に設けられ ており、消去ゲートとして機能させられている。一対 のそのような消去ゲートは各メモリセルのフローティ ングゲートを囲み、そしてそれらは消去用の勝電体層 により分離されている。セルは厚いフィールド酸化領 域、例えば價域33、35、37として第1図の新面 図、および領域39.41として第2回に示されてい るように分離されている。

メモリセルは、基板 1 5 からフローティングゲートに、例えばメモリセル 1 3 のフローティングゲート 2 5 へ電子を移動させることによってプログラムされている。フローティングゲート 2 5 上の電荷は渡くPドープされた領域 2 3 から誘電体領域を検切って、フロ

ーティングゲートへ電子を移動させることによって増加させられる。電荷はフローティングゲートから、それと消去ゲート29と31間の病電体を介して、フローティングゲートから験去される。

この好ましいEEpromの構造とその製造プロセスは同時出職継続中の特許出職番号版 3 2 3 . 7 7 9 号、ジャック エイチ. ユアンとエリヤホウ ハラリの出職であって、1 9 8 9年3月15日に出職されたものの中に示されている。

第1回と第2回に図示されたEEprom構造は、 "分離チャンネル"形である。

各々のセルは2つのトランジスタT1とT2が第3図 に示すように直列に接続されている独立したトラシリスタ11 なクとして見ることができる。T1トランジスタ11 aは第1図のセル11のチャンネルのL1の長さールド電形成されている。それは可変スレッシュタ11aに下で 対にT2トランジスタ11bがあり、それはチャな所列にT2トランジスタ11bがあり、それは近年かれた がし2の都分に形成されている。これは固定的より レフスレッシュホールド電圧ソコを持っている。第3 図の等価回路の要素は第1図、第2図の対応するファレンス番号にブライム(*)にを付加して用いてある。

第3図の等価回路から最も良く理解されるようにE

EpromセルのEEpromセルのトランジスタT 1のフローティングゲート 2 3 '上の電荷のレベルは、 T1トランジスタの11aのスレッシュホールド電圧 V₁₁にそれがコントロールゲート 2 7 'で動作させられているときに影響する。

かくして、1つのセルの中にいくつかのメモリ状態がフローティングゲート上の電荷の適当な量により、セルの中に良く規定されたスレッシュホールド電圧のプログラムされたものに対応して規定される。プログラミングはある一定の時間以上、セルのコントロールゲート27、同様にドレイン17'とソース19'に供給することによって実行される。

アドレス可能なフラッシュEEpromアレイ

本発明の種々の特徴は集積回路チップ中のフラッシュ E E p r o m の T レイに典型的に応用される。

第4図は個々的にアドレス可能なEEpromセル6 3のアレイを略図的に示したものである。

各セルは第3回に示されたものと等値であって、1つ のコントロールゲートとソースとドレインと消去ゲー トを持っている。個々のメモリセルはローおよびコラムに組織されている。各々のセルは選択的にそのロー とコラムを同時に付勢されることによってアドレスされる。

コラム82は、例えば第1のメモリセル63と、隣接

する第2のメモリセル 6 5、以下同様を含んでいる。 第2のコラム 7 2 は、メモリセル 7 3. 7 5 と以下同様を含んでいる。

セル 6 3 と 7 3 はロー 7 6 に位置しており、セル 6 5 と 7 1 は他のもう 1 つの脚接するローに含まれており 以下同様である。

各々のローに沿ってワード装がそのローの鍵でのセルのコントロールゲートに接続されている。

例えばロー76はワード準76を持っており、次のローはワード兼79を持っている。ローレコーダ81は入力機83上のコントロールゲート電圧Vcsをローのための選ばれたワード機に沿う機でのコントロールゲートに接続する。

各々のコラムに沿って継てのセルはソースライン、例えば91によって、それらのソースが接合され、継でのドレインはドレイン被、例えば93によって接続されている。ローに沿うセルはそれらのソースとドレインによって直列に接続されているから、1つのセセルのドレインは隣接する機のソースでもある。かくして、数コラム82のドレイン機であると同時に、コラム72のソースとなる。コラムデコーダ101は入力線130上のソース電圧V。を選ばれたコラムに沿力線105のドレインに接続する。

各々のセルはそれが存在するローとコラムによってアドレスされる。例えば、もしセル51がプログラム、または読み出しのためにアクセスされると、適当なプログラム、または読み出し電圧が、そのセルのコントロールゲート、ソースおよびドレインに供給されなければならない。

内部アドレスバス111上の一つのアドレスがセル7 5 のコントロールゲートに接続されているワード観7 9 にV coを接続するために、ローレコーダ81をレコードするために用いられる。同じアドレスがV。をソース観93に、V。をドレイン職95に接続するため、すなわち各々はセル75のソースとドレインに接続されているものであり、そのためにコラムデコーダ10 1 を解説するために用いられる。

後に静述されるように、本発明の1つの特徴は、いくつかのメモリセルを並列にプログラム、および狭み出しを可能ならしめる構造にある。複数のコラムを同時に選別するためには、コラムデコーダはその代わりにソースマルチプレクサ107とドレインマルチプレクサ109のスイッチングを制御する。このようにして選択された複数のコラムは、それらのソース様とドレイン様をV。とV。にそれぞれ接続されることになる。

各々のセルの消去ゲートへのアクセスはコントロー

ルゲートのそれとほぼ同じである。1つの実施形態においては、例えば、113、115、117はローダの各セルの消去ゲートに接続される。消去デコーダ119は内部アドレスバス111上のアドレスをデカードし、入力被121上の消去電圧を選択的に独立した消去を表してある。これにより、様でのセルのローは独立代でより、では、例えば、ロー78は印からは、では、カラッシュセルはメモリ、により、同時により、同時であって、100のである。である。

フラッシュ E E p r o m システム

第4 図に示したアドレス可能なEEpromアレイ6 0 は第5 図に図解されている本発明の大形の多状態フラッシュEEpromシステムの部分を形成している。この大形なシステムにおいて、EEpromが集積されているチップ 1 3 0 はインターフェイス 1 5 0 を介してコントローラ 1 4 0 によって制御される。コントローラ 1 4 0 、それ自身は、中央マイクロプロセッサ装置 1 6 0 と通信をしている。

EEpromチップ130は、アドレス可能なEE

符表平4-507320 (14)

promアレイ 6 0. 直列プロトコールロジック 1 7 0. ローカルパワーコントロール回路 1 8 0 と種々のプログラムと使み出し回路 1 9 0, 2 0 0. 2 1 0. 2 2 0. 2 3 0 および 2 4 0 を含んでいる。

コントローラ 1 4 0 は、適当な電圧とコントロール 信号およびタイミングを供給することによって、E E promチップ 1 3 0 の機能を制御する。

テーブル1、2はEEpromセルの種々の動作モードのための電圧条件の典型的な例を示している。

アドレス可能な E E p r o m アレイ 1 6 0 はコントローラ 1 4 0 により、 直接的に、 または第 5 図に示されているように、 さらにローカルパワー制御 1 8 0 によってチップ上のより顕整されたものによって電力が供給されている。 コントローラ 1 4 0 とチップ 1 3 0 間のコントロールとデータの リンク は シリアルイン ライン 2 5 1 と シリアルア ウトラインイ 2 5 3 を介してコントローラから供給される。

E E p r o m チップ 1 3 0 の典型的な助作において、コントローラ 1 4 0 はチップ 1 3 0 にインライン 2 5 1 を介して 直列の信号の流れを供給するであろう。 前記信号は制御とデータとアドレスとタイミング情報を含んでおり、 シリアルプロトコールロジック 1 7 0 によってソートされるであろう。 適当なタイムシーケン

スにロジック170は種々の制御信号257をチップ 上の種々の回路を制御するために出力する。

それは内部アドレスパス!11を介して、アドレスされるべきセルをコントローラからの電圧に接続するためにアドレスを送る。

こうしているときに、もし、操作がプログラミングであれば、データはアドレスされたセルをプログラムするために、クリアルデータ線 2 5 9 を介して一連の競み/プログラムラッチとシフトレジスタ 1 9 0 に送られ、用いられる。

リファレンスセルを用いた読みのための回路技術

EEpromの動作において、セルのメモリ状態を正確に、かつ信頼性高く決定することは極めて重要である。

その理由は、縦ての基礎的な機能、例えば使み、消去 ベリファイおよびプログラムベリファイはそのことに 依存するからである。

E E p r o m チップ 1 3 0 のための改良された新規の 統み回路 2 2 0 と本発明による技術が多状態 E E p r o m を可能にしている。

第 3 図に関連して協論したように、フローティング ゲート 2 3 「上のプログラムされた電荷は、そのセル のプログラムされたスレッシュホールド電圧 V ***を決 定する。一般的にいって、V ***はフローティングゲー

ト 2 3 1 上の食電荷の量にしたがって増加、または強 少させる。

前記電荷は正の電荷(デプリーションモード)まで抽 かさせることさえも可能であり、ここにおいて V + 1 は V + 2 以下に減少し、またはより食になる。

Vτιの最大、または最小の値は、その装置材料の誘電体の強さによって支配されている。 Vτιの広がりはメモリ状態が形成されるであろうスレッシュホールド電圧ウィンドを規定する。

同時出職継続中の米国特許出額版204.175号はスレッシュホールド電圧Vriの最大のウィンド内に規定されるメモリ状態を持つEEpromを開示している。全スレッシュホールド電圧の負の領域を含むものであり、さらに加えて過常の正の領域を含む。増大されたウィンドはEEpromのセルの中に多状態を形成する。

第6回と第7回は、それぞれスレッシュホールドウィンドが2状態のメモリおよび4状態のメモリである場合をそれぞれ回示している。もちろん、前配ウィンドを3状態メモリに分割すること、またはデジタルメモリというよりは、アナログの連続モードにすることさえも可能である。

まず、最初に第8回をリファレンスすると、実験3 43はプログラム時間の関数としてのVェルを示してい δ.

スレッシュホールド電圧ウィンドは V riの最大と最小によって決められるものであり、その最大と最小は消去状態レベル 3 4 5 と完全にプログラムされたレベル 3 4 7 の各々によって規定される。 2 状態のメモリはウィンドを 3 4 6 と 3 4 8 の 2 つに分離スレッシュホールドレベル 3 4 9 を用いることによって分割して散りられる。かくしてセルはメモリ状態 0 (または状態 1),もしこのセルが V riにおいて領域 3 4 6 (または領域 3 4 8) の各々にある場合においである。

典型的な消去/プログラムサイクルはセルのスレッシュホールド電圧をその消去状態レベル3 4 5 に減少させる消去から開始される。

引き続く繰り返しプログラミングは、スレッシュホールド電圧Vriを希望するレベルに増加させようとでよって行われる。そのセルがプログラムされようとする状態に対応する一定の時間だけアドレスされたセルに連続的にプログラム電圧を印加するよりは、むしろ各パルスの後で希望するスレッシュホールド電圧に達けてアクラムを終了したことを決定するための読み操作と一緒にプログラム電圧を繰り返しの短いパルスとして印加することが行ましい。

プログラム電圧とパルスの持続時間は前記パルスがVャiに先立って、種々の領域において行われるのである

特表平4-507320 (15)

が、各パルスは十分に小さいものであって、各領域を 越えるものでないようにする。 これが電圧を最小にし、 電界に関連してセルに加えられるストレスを最小にし、 そのことにより、その信頼性を向上させることになる。

第7A図は、4状態の場合が示されており、ここにおいてスレッシュホールド電圧ウィンドは4つの領域351、353、355、357に、ブレイクポイントレベル352、354、356により、各々分けられている。このセルは状態 "3" または "2" または "1" または "0". もしそのViが対応する領域351または353または355または357の間にある場合には、そう見なされる。

4 状態のセルは 2 ビットデータを書積することができる。かくして 4 つの状態は (1, 1) 、 (1, 0) 、 (0, 1) および (0, 0) のそれぞれ対応する状態にコード化することができる。

一般的において、もし各EEpromがKの状態を 蓄積するときには、スレッシュホールドウィンドはK の領域に少なくともK-1のスレッシュホールドレベ ルにより分けられていなければならない。

かくして、ただ1つのブレイクポイントレベルが2状態メモリに必要であり、4状態のセルに対しては3つのブレイクポイントレベルが必要である。

原理的にはスレッシュホールド電圧ウィンドは、多

くの数に分割されるです。例えば、最大16Vのたスレッシュホールドウィンドを持つEEprの記録で32に分割すにはないたができるでは、単に2つの状態、またつことができるでは、単に2つの状態、持たは各とないまたり1ピットを大した信頼としまった。とりないないないないができまれても、佐田町では、東西ではないないができまれても、佐田町を解析していたがありまれても、佐田町を解析していたがありまれても、佐田町を解析した。との問題はフローティングゲート中の電荷の方に、2つの問題はし、その結果セルで確かさるの最の不確かさいまたによりである。

第1の問題は、装置が消去者を込みのサイクルに関連する耐久性に関連するストレスとの関連を無くすることである。

フラッシュEEpromの耐久性は与えられたプログ ラム/消去サイクルに対する抵抗力を備えることである。

従来のフラッシュ E E p r o m 装置の耐久性に関連する物理減少による制限は、装置の活性化された誘電体フィルム中の中に電子を補足することである。

プログラミングの際に電子は基板からフローディング ゲートに誘電体のインターフェースを介して住入され

る。同様にして、消去の豚に電子は豚電体のインターフェースを介してフローティングゲートから消去ゲートに引き出される。両方の場合において、電子のうちのいくらかのものは豚電体インターフェースにより補足される。補足された電子は引き続くプログラム/消去サイクルにおいて印加された電界に反対することによりプログラムされたVャ」を低いレベルにまたは消去されたVャ」を高いレベルにする。

これは、第8A図に示されているように、従来の装置においては、゜0°と゜1°との間の゜ウィンド゜の 電圧をしだいに閉じていくことが理解できる。

1×10°のプログラム/商去サイクルをほぼ離えた ところにおいて、ウィンドが狭くなることは、読み出 し回路の誤動作を招く程度にひどいものになる。

もしこのようなことが繰り返されていれば、装置は次 第に誘電体の損傷に起因する突然の損傷を体験するこ とになる。

これは典型的には 1 × 1 0 ° と 1 × 1 0 ° 回の間に発生し、それはその装置の不純物プレイクダウンとして知られている。 従来のEEprom装置においては、窓が狭くなることは 1 × 1 0 ° プログラム/消去サイクル程度に現実の対抗力を制限していた。 多状態のメモリにおいては、より正確な V・・の設定が要求されることであるから、多状態メモリにおいてはこのことは

大変な問題となる。

第2の問題はフローティングゲートにおける電荷の 維持に関連するものである。フローティングゲート上 の電荷は、一定期間にわたる最後によってある程度雑 少する傾向にある。

このことはスレッシュホールド電圧 V +1を時間経過にしたがって、低くすることになる。第8 図は、 V +1の減少を時間の関数として図示している。 装置の寿命期間にわたって、 V +1は 1 V程度シフトする。 多状態装置においては、これはメモリを 1 または 2 状態シフトさせることになる。

本発明はこれらの問題を解決し、多状態の実施形態 においてさえも、種々の状態のプログラムと読み出し に信頼性を与える回路と技術を提供する。

あるセルのメモリ状態はそこにプログラムされているスレッシュホールド電圧 V riを測定することによって決定できるであろう。それと代替的に出職施狭中である米国特許出職番号版 2 0 4 、1 7 5 号に述べられているようにメモリ状態は、それぞれ異なった状態におけるソースードレイン電流 I osの異なった 導通を計像することによっても決めることができることであろう。

4状態の例として第7A図は、スレッシュホールド電 圧ウィンドの分離を示してある。

特表平4-507320 (16)

これに対して第7B図は典型的なIosの値(実装群) を制御ゲート電圧 Vcsの関数として 4 つの状態に対応 して示してある。 5 Vにおける V coで各々 4 つの導通 状態に対応する『0.8の彼は4つの対応する電流を検知 増幅器によって並列に検出することによって区別する ことができる。各々の増報器に対応して対応するリフ ァレンス導通状態 I asp レベル (第8回に破壊で示す) が対応する。前述した鉄装スレッシュホールドレベ ル(第6図と第7A図)がスレッシュホールド電圧ウ ィンドの中の異なった領域を区別するのに用いられる と同様に、『ww レベルが同じことをするためにソー スードレイン電波ウィンドの対応する領域で同じこと をするために用いられる。「*** を比較することによ ってメモリセルの導通状態が決定することができる。 同時出職難続中の米国特許出額署号版204.175 号はプログラミングと読み出しの両方に同じような検 出増幅器とImmaを用いることを提案している。 これはリファレンスレベル(第89図の中の破骸の示 すりファレンスレペル) と(第7B図の中の実験の示 す)プログラミングの中に良い迫従性を提供している。 本発明による改良された方式によって、「### は同 じチップ上に存在する一連のEEpromのセットの ソースードレイン電流によって提供されるものであり、

かくして、それらの I sar を持ってマスタリファレンスセルとして同じチップ上の他の様でのEEpromの読み出しとプログラミングのためのリファレンス電圧として利用される。

EEpromセルと同じ装置をリファレンスセルとして備かせることによって温度と電圧と製造過程におけるパラツキに対する優れた迫徒性が達成される。さらに加えて多状態実施形態において重要な電荷保存の問題も緩和される。

第9A図をリファレンスすると、そのようなマスタリファレンスセル400がそのプログラムおよび読み出しの経路に関連して示されている。

各々のリファレンスセルのリファレンスレベルは独立

的にセットされるか、または再プログラミングされる。 典型的には各々のリファレンスセルのスレッシュホールドレベルは前記チップの製造された各々のバッチご とに適当な最適な値に工場内でプログラムされる。こ れは外部の標準的なリファレンスレベルと比較するこ とによってなされる。ソフトウェア制御によりユーザ ーはリファレンススレッシュホールドレベルをリセッ トするオプションが与えられている。

それらはこの目的のためにとっておかれる。

リファレンススレッシュホールド電圧 V ri, または リファレンスドレイン-ソース電流 I a a p が各々のリファレンスセル 4 0 0 にプログラムされると、それはアドレスされたメモリセルの読み出しのため、メモリセル、例えばセル 4 1 0 の読み出しのためのリファレンスとして用いられる。

リファレンス 4 0 0 はクロックが供給されているスイッチ 4 1 3 経由で電流検出増幅器 4 1 0 の第 1 の節 4 0 3 に接続されている。

増報回路の第2番目の脚415はそのプログラムされた得遇状態が決定されるべくアドレスされた425に実質的に接続されている。セル420が読まれるべきであるとき、制御信号READは、スイッチ421を前記セルのドレインが前記第2の415に接続されることを可能にする。

検出増幅回路410はマスタリファレンスセル400

とアドレスされたセル425の両方のドレインにVcc 経由で電圧を供給する。

好道な実施形態においては、増幅器はカレント ミラー 回路であって、その結果 2 本の節 4 0 3 と 4 1 5 の中 に存在する電流の差は、第 2 の節 4 5 が V ccの方向に、 または V s の方向に引かれることになる。

かくして、第2の脚の接続点はアドレスされたセルの ソースードレイン電流がマスタリファレンスセル 4 0 0を遭る I a x p よりも小(または大)のときに、それ ぞれHIGH(またはLOW)となる。

クロックが接続されているスイッチ 4 2 3 によってコントロールされる。ある適当な時間に検知された結果はラッチ 4 2 5 により保持されて出力線 4 2 3 で利用可能にする。

I a m I

好ましい実施例においては、電圧クランプと高速プルーアップ回路 4 3 0 が前配第 2 の脚 4 1 5 と アドレスされたセルのドレイン 4 3 1 の間に挿入される。回路 4 3 0 は、それが低い I osのケースおいて充電されているときに、ドレイン電圧 V。 を 1.5 V から 2.0 V の最大値に保持するために役立つ。そしてまたそれは、

V。がより高い!。。の場合に低くなりすぎることを妨けている。

第9 B 図は多状態読み出しの形態をより詳細に示したものである。 K 個のリファレンスセル、例えば4 3 1、4 3 3、4 3 5 が検知増幅回路 4 5 0 に増幅回路の第1の脚4 4 1 を介して接続されている。この接続はクロックが接続されているスイッチ、例えば4 5 1、5 5 3、4 5 5 の各々によって時分割的に接続されるものである。検出増幅回路の第2の脚4 5 7 は第3 A 図に示されるアドレスされたセルに接続されている。第2の脚4 5 7 における検出信号はクロックが接続されているスイッチ、例えば4 6 1、4 6 3、4 6 5 により、ラッチ 4 7 1、4 7 3、4 7 5 に時間選択的に

ラッチさせられる。

第9 C 図(1) から第9 C 図(3) は多状態狭み出しのタイミングを示している。 シグナルREADがHIGHになったときスイッチ 4 2 1 はイネーブルになり、アドレスされたメモリセルは検出増幅回路 4 4 0 (第9 C(1)) の第2 の脚 4 5 7 に接続される。

クロックタイミングは第9C図(2) 乃乃至第9C図(4) に与えられている。かくして、各々のブロック信号において検知増幅回路は選次的にアドレスされたセルを各々のリファレンスセルと比較して各々の結果をラッチする。検知増幅回路のラッチされた出力は第9C図(5) から第9C図(7) に示されている。検知増幅回路455のK個の出力状態の様でがラッチされた後、それらはK乃至しのデコーダ480(2~≥ K)(第9C図(8))のし種のバイナリビットにコード化される。

かくして、多段階のスレッシュホールドレベルがマスタリファレンスセルとして働く一速のメモリセルによって提供される。

マスタリファレンスセルは独立して外部から消去プログラムが可能であり、それは製造者またはユーザーのいずれにおいても可能である。この特徴は最大のフレキシピリティを与えるものであり、任意のときに装置のスレッシュホールドウィンドの中に値々のブレイクポイントスレッシュホールドレベルの設定を許容する

本発明の他の特徴は改良された多状態の1つのメモリセルに対して、改良された多段階の検出方法を提供することである。

多状態メモリの検出に関連して繊維をしてきたが、セルの導通電流を維てのリファレンス導通電流レベル (スレッシュホールドレベル)と同時的に、または並列に比較することが好ましい。

例えば、4 状態の記憶セルは少なくとも4 つの状態を区別するために3 つのリファレンス電流を持っている。セルの状態の並列検出はセルの導伝電流 Losizを3 つのリファレンス電流レベルに対して比較することにする。

このことは各々の3つのリファレンスコンダクションレベルを遅次的に比較するよりも違いことになる。しかしながら前途した簡単な具体例においては、アドレスされたセルの導通電流を3つの技に、それぞれの1つをリファレンスレベルと比較するために分けるということは薄めてしまうことになる。

かくして、特に多股状態が含まれる場合においては、 信号対域音比の要請から簡単に多状態センシングを行 うことは禁止されるであろう。

第9 D図から第9 I 図においては、検出されるべき セルの導電電流を低下させるという欠点がなく、同時 に多状態検出方法を可能にするいくつかの実施例を介 している。各々の具体例点においては、1 対多数の電 流ミラーが多数のコピーを再生するために用いられて、 各々のコピーはリファレンス電流レベルと同時に比较 される。

第 9 D図は、同時多状態検出方法の第 1 の具体例を示している。

1 対多数の電流 ミラーは、第 1 の脚 9 2 0 上の第 1 の トランジスタ 9 1 0 、第 2 のトランジスタ 9 1 1 . 9 1 2 . ・・・・ 9 1 5 を第 2 の脚のブランチ 9 2 1 . 9 2 2 . ・・・・ 9 2 5 に対応して設けてある。

第1の脚920に第1の電流が流れるために第2の脚の各々の枝(ブランチ)上の第2のトランジスタは電

特表平4-507320 (18)

筬罩のように強いて、再生された電流をその枝に流す。 第1の電流に対する再生された電流の比は第1のトランジスタ 9 1 0 に対する第2 のトランジスタ 9 1 1. 9 1 2 . ・・・、9 1 5 の相対的な大きさによって割合が決められる。

この実施例においてはすべてのトランジスタは第9 図中のシンボル "X" が示すように、同じサイズが与えられている。これにより、1 対多数の電流ミラーにおいて、第1 の脚 9 2 0 の電流が同様に継での枝 9 2 1、9 2 2、・・・、9 2 5 に再生される。

かくして、アドレスされたメモリセル 4 2 0 の導通電流 I cm L が第 1 の脚 9 2 0 中の読み可能なスイッチ 4 2 1 を介して流れると、同じ電流 I cm L が第 2 の脚の枝 9 2 1 . 9 2 2 . ・・・, 9 2 5 に再生される。これにより、 I cm L を 巻めることなく、 実現できる。

り、 l serrは第2の間の破942上にあり、 l serreは K 書目の枝の練953上にある。

メモリ状態は約記 I asi, の S 書目に関連する l call の レベルの位置を検出することによって決定される。 各々の状況に対応して検出された出力は、 S A 1 . S A 2 . ・・・, S A K のように 第 9 D 図に示するのは、各々第 1 の枝の接続点 9 5 1 . 第 2 の枝の接続点 9 5 2 . ・・・および K 署目の枝の接続点 9 5 3 からもたらされたものである。各枝の接続点は第 1 と第 2 の電流線の間に位置している。

一般的にいって、前記 2 つの電流ソースはそれぞれ反対の記憶性を持っている。

例えば、前記第1の枝において、電流 I call が練り2 1上に再生されて、電流 I amp i が練り4 1 に供給されたとする。

接続点 9 5 1 は、セルの I cattが I asp よりも大きい (または小さい) 場合に、HIGH(またはLOW) となる。

かくして、メモリ1つの「callをもつメモリ状態は、 「ampic 「ampaの間に接続点 9 5 1 H I G H を持ち、 これによって多状態出力 (S A 1, S A 2, ・・・, S A K) = (0, 1, ・・・, 1) を持つ。

一般的にいって、各 I a a p 回路 9 3 1 , 9 3 2 . ・・・・ 9 3 5 は種々の異なったリファレンス電流レベル I a a p p と I a a p p を 供給するように 事前に顕整された電流源であることができる。

第9 E 図は、 E p r o n 応用における 1 つの具体例を示しており、 この具体例では各々の I m m p 回路 9 3 1 、 9 3 2 . ・・・・ 9 3 5 は、各々リファレンスセル4 3 1 、 4 3 2 , ・・・・ 4 3 5 であって、それ自身が第 9 A 図と 第 9 B 図に 図 返して 説明された E p r o n セルと同一のものである。 かくして、 リファレンスセルは マスタリファレンスセルまた はローカルリファレンス セルであって、 その中にリファレンス 導電電 流レベルがプログラムされるものとして利用できる。

第9 P 図は、1 つの好速な具体例を示すものであって、ここにおいて、 J *** P 回路は、直接的にリファレンスセルによって提供するものではなく、その再生されたものとして提供される。これにより、1 つのチャ

1 つの代替は各々のトランジスタ 9 8 1 1 9 6 2 2 . ・・・・・ 9 8 5 と関連させられたREF回路 9 7 1 1 . ・・・・・・・・・ 9 7 5 が二重電流 5 ラー回路をそれに各々のリファレンスする 4 3 1 . 4 3 2 . ・・・・ 4 3 5 のリファレンス電流源が接続されており、それによりトランジスタ 9 8 1 . 9 8 2 . ・・・・ 9 6 5 の運通電流として再生されることである。 I ampi回路 9 3 1 を代表として考慮する。それは、トランジスタ 9 6 1 を I ampi回路 9 でんはリファレンスセル 4 3 1 の運通電流の再生として得られる。リファレンスセル 4 3 1 は、リファレンス電流 I ampiを電流 5 一回路の第 1 の脚 9 7 6 に供

第9 H 図は、他の実施例を示すものであって、ここにおいて、様での第2 の電流源はブランチを模切る点で共通であるが I call は第1 の電流源により各々のリファレンスレベルの侵きに対応する車で各ブランチに変換される。

切って用いられており、さらに植てのトランジスタ 9 6 1 . 9 6 2 . ・・・・9 6 5 のサイズは同じものである。 1 つのリファレンス回路 9 7 6 は低電圧 悪であるか、または第 9 F 図に示された R E F 回路 9 7 1 と同様な リファレンスセルを含む回路とすることもできる。

1 つの実施形態においては、リファレンス回路 9 7 6 は各々の第 2 の電流源 9 6 1 . 9 6 2 . ・・・ 9 6 5 が最も高いリファレンス電流レベル I zzpz と等しい電流を供給するように製造されている。ノードからの出力の順序は、第 9 D図から第 9 G に示された具体例に関連して反対になっている。

第9 I 図は、第9 G 図と同様な回路を用いた同時多状態検出方法の他の実施例を示しているが、アドレスメモリセルのアイデンティティと I R E P 回路は入替えられている。換言すれば、各枝に第2 の電流源、例えば9 3 1、9 3 2、・・・、9 3 5 が今回は再生された I call を供給している。

これは各々の枝のトランジスタ961.962.・・・・・965の様でのゲートへリファレンス電圧MCを供給する1つのアドレスされたメモリセル回路977の手段によって達成される。前記回路977は第9P図の『asp.回路に似たものであるが、REF1セル431は今度はアドレスされたメモリセル420により、

種々の I am, 'S は I R E F B 回路 9 7 8 の電流の段 階的な再生として得られる。

1 つの具体例において、IREPO回路はリファレンス電流レベルによってプログラム可能なEEpromセルであって、それは第9A図と第9B図に関連して説明されたものと同じである。

本発明の他の重要な特徴は耐久性に関連するストレスの問題を克服することに役立つことである。 すでに 説明したように前去プログラムと読み取りにおける各 阻止の特徴はそのセルが受けてきたプログラムと消去

特表平4-507320 (20)

サイクルの数に耐えたストレスの書根上に依存している。一般的にいって、メモリセルはマスタリファレンスセルよりもより多くのプログラム/清去のサイクルに鳴されるものである。当初の理想的なリファレンスレベルはしだいにずれてきて、読み取りエラーの原因となる。本発明の中に存在する発明概全は、メモリセルの複るであろう同じサイクルを反映したリファレンスレベルをもつことである。

これはマスタリファはかった。 ローカルリファレンスセルに加えて、の成は 様な アローカルリファレンスセルと同のサイクルにいない はない カーカルリファレンス しん できたい カーカルリファレンス ピーカルリファレンス ピーカルリファレンス ピーカルリファレンス ピーカルリファレンス ピーカルリファレンス ピーカルリファレンス ピーカル リファレンス ピーカル リファレンス ピーカル リファレンス ピーカル のまれるの 学者 この方法により、 といの 接 と は 自 動 的に 補 は メモリが の 分 は スレッシュホールドウィンドの 分割 は メモリが の サイクルの 後 でも、 正確に 読み出されるように、 なる。

第 1 0 図は、フラッシュ E E p r o m.のためのローカルセルの最小実施形態を示している。フラッシュ E E p r o m アレイ 6 0 (第 4 図) において、各々の集 合的に前去され、またはプログラムされるメモリセル のグループは、セクタと呼ばれている。

用語 "フラッシュセクタ" は磁気ディスク記録装置で 用いられる"セクタ"の用語に競似するものであって、 それらはここにおいては、筒様に用いることができる。 E E p r o m T レイはフラッシュセクタ、すなわち5 0 1 、 5 0 3 および 5 0 5 のようにグループ化されて いる。1つのフラッシュセクタの中の値でのメモリは 同じサイクルを受けるが、異なったフラッシュセクタ は異なるサイクルを受ける。各々のフラッシュセクタ を適当に追跡するために、各々のフラッシュセクタに おいて、1 セットのメモリセルがローカルりファレン スセルとして使用するためにとっておかれる。例えば、 フラッシュセクタ503が消去された後において、マ スタリファレンスセル507中のリファレンスレベル はフラッシュセクタ503に関連するローカルリファ レンスセルに再プログラムされる。次の消去サイクル に至るまで、読み取り回路513はフラッシュセクタ 5 0 3 の中で前記算プログラムされたりファレンスレ ベルにしたがって、メモリの読み出しを特益するであ ろう。

第11回(1) 乃至第11回(7) はセクタのリファレンス セルを再プログラムするアルゴリズムを図示している。 特に第11回(1) から第11回(3) は、セクタのローカル

リファレンスセルをそれらの " 商去された状態" に 商去することに 関連している。 かくして、 第11 図 (1) において、 常去電圧の 1 つのパルスがローカルリファレンスセルを含むセクタのメモリセルの総でに 供給される。 第11 図 (2) において総てのローカルリファレンスセルは、マスタリファレンスセルに 関連して読みべり でない とうかをべい ファイする。 1 つのセルがそうでない と見なされた場合に はさらに 商去電圧のパルスが雑てのセーカルリファイさる。 このプロセスはセクタ中の総てのローカルリファイされるまで続けられる。 (第11 図 (3))

第11図(4) 乃至第11図(7) はセクタ中のローカルリファレンスセルをプログラムすることに関連している。セクタ中の様でのローカルリファイされた場合において、プログラム電圧の1つのパルスが第11図(4) において、様でのローカルリファレンスセルに供給される。これに引き続き第11図(5) がマスタリファレンスセルに対してローカルリファレンスセルを挟み出して、そのローカルリファレンスセルの様でが対応する。これらのローカルリファレンスセルの状態にプログラムされているかどうかをベリファイする。これらのローカルリファレスセルがそのようにベリファイされなければ、もう1

個のプログラミングボルテージの数がそれらのみに選択的に供給される(第11図(6))。このプロセスは継でのローカルリファレンスセルがスレッシュホールドウィンドの中において、多くのブレイクボイントスレッシュホールドにプログラムされたことがベリファイされるまで繰り返される(第11図(7))。一度セクスされるまで繰りファイ、または間接的に、消去のベリファイ、プログラムのベリファイ、またはアドレスされたメモリセルのセクタの読み取りのために用いられる。

第12B図は、アドレスされたメモリセルのセクタ

の読み、またはプログラム/消去べりファイに前記ローカルりファレンスセルを直接に用いる場合のアルゴリズムを示している。

第13A図には、他の具体例が示されており、ここさではローカルリファレンスセルは関かられている。まず、はじめにマスタリファレンスセルはスレイククを出すために用いている。まポールドウィンドの中の多数の希望されるブレイククカルリファレンススクリファレンススクリファレンススレッシュホールドを用いてセルとアスタリファレンススレッシュホールリファローカルリファレンススクローカルリファローのルは同じする多数のブレイクのプログラムがなされる。次に前記セクタの中のでドを込まれ)る。

セクタ中のアドレス達成のための読みの手続きは、第 13A図に示されているステップを含んでいる。

まず第1に、ローカルリファレンスセル 5 2 5 中の各々が対応するマスタリファレンスセル 5 3 1 にしたがって読み出される。

継てのプレイクポイントスレッシュホールドレベルのためのマイナス腐整動作が完了させられた後で、セクタの中のアドレスされたセルはパイアス調整された主リファレンスセルに関連して読み出される。

これはディスエーブルREAD1を533へ、そして イネーブルREAD信号をスイッチ535に与えるこ とによって始められる。このようなアプローチの利点 はVcc、温度、繰り返し疲労、または他の影響による パリエーションが、長い時間の間にマスタリファレン スセルとアドレスセル間のスレッシュホールドの差の パリエーションが読み取りの前に除去されることであ って、その理由はローカルリファレンスセル(それは アドレスセルのスレッシュホールドバリエーションを 追求する) は、マスタリファレンスセルのブレイクポ イントスレッシュホールドを効果的に護節するために 用いるからである。例えば、この手順においては、ア ドレスされたセルのプログラミングを主りファレンス セルがVcc= 5.5 Vで動作されており、引き続くアド レスセルが主りファレンスセルが V cc= 4.5 V に動作 させられる場合でもプログラムを許容している。 Vec 中のIVの差は通常はブレイクポイントスレッシュレ ベルの隹の変化の原因となるのであるが、ローカルり ファレンスセルをマスタリファレンスセルを読み出し の際にこの変化の反対の方向に働くようにすることに よって中和させる。

第 1 3 B 図と第 1 3 C 図は主 リファレンスセル 5 5 1 . 5 5 3 . 5 5 5 に対する電流パイナス回路、すなわち。 5 4 1 . 5 4 3 . 5 4 5 のより詳細な具体例を示している。各々のパイナス回路はマスタリファレンスセルの電流シャントとして働く。例えば、電流回路 5 4 1 はマスタリファレンスセル 5 5 1 のドレインに練 5 6 1 を介して電力供給されている。

それは検知増幅回路(第1の脚)への電線 5 6 2 の電 流を修正するものであって、V ccからのソース電流

または V ssへのドレイン電流によって行われる。 前者の例によれば、電線 5 6 2 内の電流は減少させられ、下のケースの場合にはその反対となっている。 マスタリファレンスセル 5 5 1 のためのパイアスが確立されているから、センス増幅回路の 2 本の脚の中の電流の不均衡はチップの外に伝達される。

これはコントローラ(第5 図リファレンス)により検出され、そのコントローラはバイアス回路 5 4 1 を内部アドレスバス 1 1 1 を介してプログラムして、ローカルリファレンスを均衡化するためにセル 6 2 中の電流を引いたり、足したりする。

第13C図は、回路541のようなパイアス回路の 具体例を示している。一連の並列トランジスタ。すな わち571, 573, 575はそのドレインが継てV ccに接続され、それらのソースはスイッチ。すなわち 5 8 1 、 5 8 3 、 5 8 5 を介して練 5 6 1 に接続され ている。スイッチを選択的に操作させることにより、 異なる数のトランジスタが種々の量の電流を装562 から引くために用いられるであろう。同様にして、他 の一連の並列トランジスタ、すなわち591、593、 595は、そのソースがすべてVssに接続されており、 それらのドレインはスイッチ、すなわち601、80 3. 605を介して装561に接続されている。選択 的にそれらのスイッチを動作させることにより、異な る数のトランジスタが装562の電流へ、いろいろな 量の電流を加算するのに用いられる。デコーダ609 は、内部アドレスパス111からのアドレスをレコー

ドして、選択的にスイッチを動作させる。イネーブル信号は、ラッチ 6 1 1 . 6 1 3 に書彼される。このようにして、1 つのセクタが読み出される雑でのときに、主リファレンスセルはローカルリファレンスセルに対して、再度パイアスされて、セクタ中のメモリセルを読み出すために使用される。

第13D図(1) 乃至第13D図(4) は、他の実施例の読み出しのアルゴリズムを図示している。セクタは予め、そのローカルリファレンスセルをプログラムして主リファレンスセルに対してベリファイされていなくてはならない。(第13D図(1))。したがって、各々の主リファレンスセルはそれからローカルリファレンスセルに関連して読まれる(第13D図(2))。主リファレンスセルは対応するローカルリファレンスセルに対して電流を均等化するためにパイアスされる(第13D図(3))。引き続き、セクタ中のメモリセルはパイアスされた主リファレンスセルに関連して読み出される(第13D図(4))。

すでに説明された読み出し回路。およびその動作はメモリセルのプログラム商去において利用できる。特にそのペリファイの部分において利用できる。 前述したように、プログラム状態の読み出しをそるる プログラムの状況が正確にペリファイ さんとプログラムも終了する。同様にして"清去"の状態に完全に達したかをペリファイする間に消去状態の読み出しをするという小さいステップで行われてい

δ.

一度 『消去』の状態が完全にベリファイされたら、消 去動作を終了する。

それは、1つのセクタが1回で消されてしまうからである。メモリセルが各々に消去のためにアドレスされるEEpromに適している。

本発明のさらに他の特徴によれば、メモリセルが" 消去"の状態に消去された後で、それは"消去"の状態に近接する最も低いスレッシュホールドレベル (グランド状態) にセルをもたらすという、値かなプログラムがなされる。これには 2 つの利点がある。まず、第1に縁てのメモリセルのグラント状態のスレッシュ

ァイするために送り戻される。この手続きは特にシリアルリンクの場合において、スピードに関して大きな 負担となる。

本発明においては、ペリフィケイションプログラムは1つのチャンク(典型的には数パイト)のセルを並列的にペリファイし、引き続くチップ上の並列なペリファイをするのである。

並列プログラムには選択プログラム回路、それはチャンクで、すでにその状態が正確にベリファイされたものをプログラムを不可能にするものによって、選択的に実施される。この特徴は多状態実施形態において必須のものであり、なぜならば、あるセルはそれらの希望する状態に他のものより早く到達するであろう。

そしてもし、止められなければ、希望する領域を越えてしまうことになる。 様でのセルのチャンクが正しいものとしてベリファイされるとチップ上のロジックはこの事実をコントローラに通報する。

これにより、セル中の次のチャンクのプログラミングが開始されるであろう。このようにしてプログラムステップにおいて、データはEEpromチップと、コントローラの間を行ったり来たりする必要はなく、プログラムペリフィケイションスピードは非常に増大させられる。

第14図は、n個のセルの1つのチャンクを並列にプログラムし、ベリファイする経路を図示している。 第5図のシステムダイヤグラムの中の対応するモジュールと同じ数字が付されている。 ホールドレベルは2つのブレイクポイントスレッシュホールドの中に閉じ込められており、よく調整さくセルのプログラムの均一のスタートポイントを与える。第2に縁てのセルは第1のプログラムにおけるものであるから、これにより、それらの中にグランド状態を持つ傾向にある。例えばこれらのセルを他のものとのグラム/消去回路と耐久記録に関連する他のものとの追従を失うことを防ぐ。

チップ上のプログラムベリファイ

前述したように、EEpromを好ましい状態にプログラムすることは、"消去"の状態から小さいステップで好ましいプログラムがなされる。各々のプログラミングステップの後で、プログラム中のセルはそのセルが希望する状態に達しているかどうかをペリファイするために読まれる。もし、そうでなかったら、さらなるプログラムとペリファイが、そのペリファイに至るまで繰り返されるであろう。

第 5 図に示されているシステムダイヤグラムをリファレンスすると E E p r o m チップ 1 3 0 はコントローラ 1 4 0 のコントロールのもとにある。それは、直列的なインライン 2 5 1 と直列的なアウトライン 2 5 3 により直列的に接続されている。

従来のEEprom装置においては、各々のプログラムステップの後で、プログラムによりそのセルの中に 形成された状態はコントローラ 1 4 0, または C P U 1 6 0 にそれが望ましい状態にあるかどうか、ベリフ

E E p r o m アレイ 6 0 は一時に n セルずつアドレス される。例えば N は 6 8 セルの大きさである。

5 1 2 パイトのフラッシュセクタにおいて 1 0 2 4 セルの 4 ローを合み、そこには 6 4 チャンク が存在することになる。ソースマルチブレクサ 1 0 7 は T ドレスされたチャンクの 1 つのうちの N のソース 電圧 V s に織 1 0 3 で接続する。同様にして、ドレインマルチブレクサ 1 0 9 はチャンクの n ドレインをデータパス 1 0 5 の N ーチャンネルを介してアクセス可能にする。アータパス 1 0 5 は禁止 2 1 0 を持つプログラム回路によって、沈み取り、プログラムペリファイの最後にアクセスされる。

特表平4-507320 (23)

タはリード回路 2 2 0 、ビットデコーダ 2 3 0 、比較回路 2 2 0 、および禁止回路 2 1 0 を持つプログラム回路に関連して、プログラムベリファイのために用いられるであろう。

Nセルのチャンクのためのプログラムのアルゴリズ

ムは、第5図のシステムダイヤグラムとアルゴリズム 自体を図解している第15図(1) 乃至第15図(7) に紀述 されている。既に説明したように、セクタのプログラ ミングに先立ち、誰てのセクタは消去され、その中の 雑てのセクタは"消去"の状態であるということがべ リファイされなければならない (第15図(1))。 これに引き続いて第15図辺に示されているように、 セクタのローカルリファレンスセルのプログラミング が行われる (第11図(1)万至第11図(3))。第15図 ③において、N*Lピットのパラレルデータはラッチ 190によってラッチされる。第15回(4)において、 読み取り回路 2 2 0 はセルの N チャンクの状態を読む ために、N-チャンネルのデータパス105にアクセ スする。彼み取りのアルゴリズムは、既に第12B図 または第13D図に関連して説明されている。前記N セルの読みは、N*K(K=セル毎の状態の数)の出 力状態を発生する。これらは、ビットデコーダ230 によってN*Lのバイナリピットにデコードされる。 第15図切において、前記N*Lのリードピットはピ ットごとに比較回路200によって、ラッチ190か らのN*Lプログラムデータピットと比較される。第 ラムされているデータビットと比較できなかった場合には、より高いプログラム電圧パルスがプロ加される。しかしながら、プログラム回路 2 1 0 中の禁止回路が退択的にプログラムデータビットと正確にベリファイされたものについてのプログラムをプロックする。かくしてベリファイされなかったセルのみのプログラムが各回路とみなされる。プログラムとベリファイは確てのセルが正しくベリファイされるまで第15 図のに示されるように続けられる。

第16図は、第5図の比較回路200の具体例より
詳細に示したものである。回路200はNセルの比較
モジュールすなわち、701、703を持ち、それの
の1つは各々チャンクの中のNセルに対応するもので
ある。各々のセルは比較モジュールは、すなわち。モ
ジュール701の中にしリード(= r e a d) ピット
(し=各々のセルのためにエンコードされたパイナアリー
(し=各々のセルのためにエンコードされたパイナアリー
といっトと比較する。これは、しのXORゲートで
なわち711、713、715によって行われる。
これらのXORゲートの出力に現れるためで
でのしピットがベリファイされるように現れ、そうで
ないときは"0°が現れる。

コントロール信号VERIFYが実である場合には、 この結果はラッチ1?1にラッチされ、NORゲート 71?の出力がセル比較モジュール出力?25によっ

て有用であるようにラッチする。比較回路 2 0 0 は L ピットの比較を並列に行う。 N 比較モジュールの出力、すなわち 7 2 5 、 7 2 7 は第 5 図の禁止回路 2 1 0 を持つプログラム回路供給される N ーチャンネル出力線 7 3 1 に利用される。

15図(6)において、もし任意のリードピットがプログ

同時に、Nの出力、例えば 7 2 5 、 7 2 7 は、 A N D がート 7 3 3 を通り、その 1 つの出力 7 3 5 が " 1 " のときは、縁ての N セルはベリファイされたものであって、" 0 " のときはその反対である。さらに第 5 図に関連して、1 つの出力 7 3 5 はコントローラ 1 4 0 に続て N 個のセルのデータが正しくベリファイ されたということをコントローラ 1 4 0 に伝えるために用いられる。出力 7 3 5 中の信号は、 直列出力線 7 3 5 と A N D ゲート 2 4 0 を V E R I F Y 操作のときに適遇して送られる。

パワーアップの際、またはデータのチャンクのプログラム/ベリファイの終了のときに、雑てのセル比較モジュールの出力、すなわち725、727は "ベリファイされていない" の状態にリセットされる。これは接続点726モV sa (0 V) に載727上のRESET信号をトランジスタ729に加えることによって吊り上げられる。

第17回は、第5回の禁止回路210を持つプログラム回路をより詳細に示した回である。プログラム回路210は801、803のような禁止モジュールを持つNプログラムを含んでいる。テーブル1とテーブル2に示されているようにN番目のセルをプログラム

するためにはVoの電圧が各々のN番目のセルのドレ インと電圧V٫゚がコントロールゲートに供給されなけ ればならない。各々のプログラムモジュール801は 粮805上のV•0をNーチャンネルのデータパス10 5 のうちの1 つを介して、1 つのドレインに選択的に 供給するために用いられる。Vpaは典型的には8Vか ら9Vであって、それはVccよりも高いので、後者は トランジスタスイッチ807をターンオンするために 用いることができない。むしろより高い電圧Vcs(約 127) がスイッチ807をイネーブルするために用 いられる。 練 8 0~1 上の V coは A N Dゲートによって ライン 8 1 3 上のプログラムコントロール信号 P G M が真であり、かつライン菓731が"0"であるとき に、ANDゲートによってそれ自身がイネーブルにさ れる。装131上の信号は、第18 図に示されている セル比較モジュール 7 0 1 の出力からのものであるか ら、Vsuは未だべりファイされていないセルにそれら を選択的に供給することになる。このようにしてプロ グラムパルスが印加されるごとに、それはまだ希望す る状態に達していないセルにのみ供給されることにな る。この選択的なプログラムの特徴は特に並列プログ ラムの実施形態と多状態のチップのペリファイのため に必要である。

コントロールゲートへの可変電圧制御

第 5 図のシステムダイヤグラムに関連してテーブル 1 および 2 は E E p r o m の基礎的な機能を実行する ために E E p r o m アレイ 6 0 に種々な電圧が供給さ

特表平4-507320 (24)

れていることを示している。 従来のEEpromの装置においては、コントロールゲート Voeに加えられるコントロールゲート電圧は 2 つの電圧の状態の 1 つをとるものであり、すなわち、 Voet たはより高い約 1 2 Vのプログラミング電圧である。

本発明の他の特徴によれば、コントロールゲートに供給されるコントロールゲート電圧 V coは独立に、かつ連続的広い範囲において可変できるものである。

これはコントロール 1 4 0 からの V_{pe} によって提供される。 特に線 8 3 L O V_{ce} は V_{pe} から供給され、線 9 0 1 からコントローラによって供給される。テーブル 2 は V_{pe} が E E p r o m o 異なる機能の下に種々の電圧をとることを示している。

種々のV c c は特にプログラムと消去マージンの手続きにおいて有利である。プログラムでのV c c よりもわり アッイは標準のV c c よりもわずかに高いV c c によってなされる。これはプログラムではかなマージンをもってブレイクスレッシュ・ールドをプログランではあれたマージンをもに置くのに適かに減少されたいではないで、セルはおいて、地ができる。さらに加えていることができる。さらに加えていてなってなされ、セルをができる。さらに加えてマージンを取けることは電荷の残ることができる。

前述したように従来のEEpromでは典型的にプログラムまたは消去ペリファイの間にVccをVccに供

給するために用いていた。マージンを取けるためにVcc. それ自身が引き上げられたり、または引き下げられたりしなければならない。このようなことをすると、それらはVccによってなされるものであるから、読み出し回路の中に不正確な結果を費す。


本発明において、独立した種々のVooが読み出し回路に加えられるので、より正確で信頼性の得られる結果が得られる。


さらに加えて、広い範囲の V coが E E p r o m のテストと動断のために利用できる。


さらにプログラムセルの全領域のスレッシュホールドを測定するためにVcoを連続的に増加させることができる(装置の接合のブレークダウンにより制限される最大の値まで)。


以上説明した具体例は本発明の好ましい実施影響であるが、当業者はこれらについて種々の変形をすることができるだろう。


したがって、本発明は影付の錦水の範囲の全範囲について保護が与えられるべきである。






















特表平4-507320 (26)

















FIG_9IL

066 © 247 — √316







特表平4-507320 (28)




FIG._12B.






FIG._13D.





FIG_14.






FIG._15.





	選択されたコントロール ケート VCG	FV1V.	у- д. V3	消息 ゲート VEG
リード	٧ _{pz}	VREF	V ₅₅	V _E
プログラム	V _{PZs}	V _{PP}	V ₅₅	V _E
プログラム	V _{PG}	V _{KEF}	V ₃₃	V _E
消支	٧ ₁₆ .	VREF	V55	. Ve
消支ベリテイ	VPG	YREF	¥55	٧e

<u> テーブル 1</u>

(典型例)	リード	7*07.74	プロブナム ベリファイ	消支	洋 支 ベリファイ
VPG	Vcc	124	Varsy	Vcc	Vcc-8V
V _{CC}	57	5V	5V	5٧	5 V
VPD	V55	87	84	. V55	V55
V _E	V55	٧55	V55	'20V	V22
程はれなか。R コントロールダート	V-55	Yyy	V ₅₅	V+>>	V ₅₅
運ばれなかった ビルトライン	VREF	V _{KEF}	VREF	V _{REF}	VREF

V₅₅=0V, V_{REF}=1.5V, SV=0.5V - IV <u>→</u>-25VZ

	国原調 主報告	
. CLASEN	htensitend Appleases to PCI/O ICATION OF SUBJECT MATTER (8 person) closification symbols copy, indicate on F	590/01984
According to	Informational Parent Classification (IPQ) or to both Hytlandi Classification and IPC	
IPC(5): 011C 7/00, 11/00, 16/00; 001R 31/28	
<u> </u>	CL.: 365/185; 104; 201; 189.07	
. FIELDS	HARCHED	
	Minimum Documentation Searched 1	
leaser otto n	System Classification Symbols	
v.s.	365/96, 104, 185, 168, 189.07, 189.09, 201, 184	
0.0.	∑71/21.4	
	Decumentation Searched other than Minimum Decumentation to the Extent that yout Decuments on Included in the Fields Searched •	
	•	
	ENTS CONSIDERSD TO BE RELEVANT !*	
n. 5000		Reference to Chairm Strp. 17
·	US. A. 4.799,195 (IWARASHI ET AL.) 17 January 1989,:	(13
X	See columns 4-7.	8.16.27.46
*	See Cultura 4-1.	0, 10,27,40
x I	US. A. 4.755.394 (GIESEL) 22 March 1977.	1,13,36,46,51,
X	See column 2, lines 26-42, column 4.	52.53
- 1		54,8,16,27,46
- 1		
A I	US, A, 4,612,629 (HARARI) 16 September 1986,	ALL
- 1	See column 5 line 60 to column 10 line	
- 1	20. See also column 14 line 42 to	
- 1	column 15 line 41.	
A [US, A, 4,252,059 (BELL ET AL.) 24 February 1981,	59-63 , 65 -8 7
- 1	See column 2, lines 20-43.	
A	US, A, 4,460,982 (GEE ET AL.) 17 JULY 1984,	59-63,65-87
- 1	See column 6, lines 5-24.	
A 1	US, A. 4,809,231 (SHANNON ET AL.) 28 February 1989,	59-63.65-87
- 1	See column 2, lines 57-68 to column 3,	
- 1	lines 1-6.	-
- 1		!
		٠ .
		i
		1
	consequent of color decomposity 11	
. A. date	Considerate of cited decuments; 11 Considerate the general state of the ort which is the property of the continuent of the property of the continuent of the property of the continuent of the property of th	
-		
	or deciment but published as or other the interestants	
	magas untach army Chrour departed on patentry classic(s) or transfer on temperature stops in the case and control of the content of the case and the	
	to at these theory sector (or tearwes)	
~ ===	provide pulse of the second disclosure, use, which the second of comment of comment with the comment of comment of the comment	D. select the select the select
~ ===		
· ==	moner reducting to an error disciscours, eas, on hibition or resours mone published union to the inspectional filling date but then the privacy robe claimed.	
* == == == == == == == == == == == == ==	moner reducting to an error disciscours, eas, on hibition or resours mone published union to the inspectional filling date but then the privacy robe claimed.	
7 SE	persons relatively to an error disclosers, use, so bilitaria for an incomment is positionally and an incommentation of the discommentational difficult and the second states of t	1000
7 500 7 500	Incartable to the new debetory, we, withhere to read the control of the second of the control of the second of the control of	1990
7 500 7 500	persons relatively to an error disclosers, use, so bilitaria for an incomment is positionally and an incommentation of the discommentational difficult and the second states of t	1990

PCT/IS90/01984
PURTURE INFORMATION CONTINUED FROM THE SECOND SHEET
A 🗍 GOSSUAN LIGHO MHSME CINLTWIN CIVING MINE LEGING RIGHT WASTER
This intervalenced source report has not been produced on respect of contain cipland under Article 1(7) (c) for the following resistance: Claim numbers
Description —, Sectors they relate to parts of the international application fluid de del collectly with the procedure requirements to such an extend text on meadural informational search can be calculated and 1, specifically:
2. Claim numbersbecause they are decendent dame can displied in case-damp such the second and filed surranges of PCT files 6.444.
AI A GREEMATIOUS MHEEF RIMAA OL INACHAION IS PUCKING,
This International Bearthing Authority found multiple Inventors in this international application on follows:
I. Claims 1-58, 64 dress to a memory cell array.
II. Claims 59-63 and 65-87 drawn to a current mirror test circuit.
1. An all required delitional search from over theirly pose by the configurat, this intermedianal search report server in searchinate delition of the interventional seatch area. Telephone Practice 2. As not search of the respect of editional search has once interly, one they the country of the interventional specification for under the country of the interventional specification for under these search specification for under these search specification (and the search search specification) classes.
(In the required additional around here were sharify said by the appropriate Consequently, this informational season report is restricted to the observed by the discussion first humilianced in the observed by clean numbers:
As of pointhable chains and by combed without offen justifying an extinsion fee, the improprient Boorthing Authority ad an Manage any Protest The pointfeet of any adultional representation for the pointfeet of any adultional representation for the pointfeet of the poin

第1頁の続き

優先権主張 Ø1990年4月11日 Ø米国(US) ®508,273

②発 明 者 リー ウインストン アメリカ合衆国 94122 カリフオルニア州 サン フランシス

コ, サーテイフオース アベニユー 1814

【公報種別】特許法第17条第1項及び特許法第17条の2の規定による補正の掲載 【部門区分】第6部門第4区分 【発行日】平成9年(1997)12月9日

【公表番号】特表平4-507320 【公表日】平成4年(1992)12月17日 【年通号数】 【出願番号】特願平2-506478 【国際特許分類第6版】 G11C 16/02 【FI】 G11C 17/00 612 B 9458-5L

611 A 9458-5L

手 続 補 正 書

平成9年4月11日

5 TO

į.

特许疗县官殿

平成2年 特許顧 第506478号

2発明の名称

1.事件の表示

多状態EBPROMの読み書き回絡および技術

3. 増正をする者

事件との関係 特許出顧人

名称 サンディスク コーポレイション

4代组人

作所 毎160 東京都新領区数数位町2丁目45番7号 大省ビル4F ☎(03)3209-1094

氏名 (7514) 弁理士 井 ノ コ 春

5. 楠正命令の日付 自 発

8. 補正の対象 明 細 書

相正の内容(特額単2-508478)
(1)特許請求の範囲を以下のとおり相近する。
「特許請求の範囲

1. ソース、ドレイン、コントロールゲート、
メモリの使用時にプログラムされた電荷レベルを保つ
ことができるフローティングゲートおよび側起フロー
ティングゲートから電産を消去状態に対応して変更で
きる消虫電極をもつ形式の複数のアドレス可能な半事体の国気的に消去およびプログラムが可能なメニリ(
BEPRUM)セルのアレイであって、一つ以上の予め定められたしきい値レベルの対応するセットにより
区分される複数の領域に関連してアドレスされたセル
の書積された電料を読むためのシステムで:

BEPROMセルのアレイから構成されたお照えを リセルのセット、および一つ以上の予め定められたし 含い収しベルのセットでの予め定められたしまい領と 実質的に対応する電荷でプログラムすることができる それぞれの参照メモリと:および

アドレスされたセルの対針のレベルを非限メモリセルの前型セットの電荷と比較し、アドンスされたセルの書館された 取扱が複数の領域のどこに置かれているかを決定することによりメモリの状態を致む手段とを含むアドレスされたセルの書簡された電荷を視むためのシステム。

- 8. 続水項1収数のシステムにおいて、前記誌
 み取りシステムは前生システムの部分であり、前去された状態に譲するまで前去された。状態を検証するよう
 に、前去と数ろ取りを又復めに無情すことにより、それぞれのアドレスされたセルが望まれる状態にしまい
 値を徐々に変化させることによって前去されるアドレスされたセルの常数された異有を読むためのシステム。
- 4. 調求項1配数のシステムにおいて:
 それぞれのメモリセルは2つの可能なメモリの決整
 の1つを客え、そして前配メモリセルは予め定められ
 たしさい値レベルによって気分された少なくとも2つ
 の個域に分別されているアドレスされたセルの審積さ
- 5. <u>簡求項: 記載のシステムにおいて:</u> 各メモリセルは2以上の可能性のあるメモリ状態の 1 つを配憶し、名メモリセルは接近した領域と予め定

れた電荷を読むためのシステム。

- められたしきい値レベルによって区分された少なくと も2以上の領域に分割されているアドレスされたセル の書酬された電気を鋭むためのシステム。
- 6. 種求項1 記載のシステムにおいて:
 セルの構工可能な複数のグループがRRPROMセルの打記アレイ中に、各指式可能なグループのセルが
 緒に消去することができるように組織化されている
 セルの行士可能な変数のグループと:

商志可能なグループの参照メモリセルのセットは、 前記製製の商太可能なセルのグループの各稿か可能な グループに関連してそれらから構成されており、そし て各稿表可能なグループの各元去可能なグループの参 風メモリセルは、1またはそれ以上の子め定められた しさい値レベルのセットにある定められたしまい他に 実質的に対応する場合でプログラム可能である商去可 能なグループ参照メモリセルのセットと、および

与えられた商去可能なグループからのあるアドレス されたセルの劇記電荷のレベルを、前記与えられた商 去グループに関連する参照メモリセルの前記セットの それと比較するための手段であって、前記アドレスさ れたセルの前記書號された電荷が前辺複数の領域のど こに任在するかを決定することにより、前記メモリの 快載を読むことにより、比較するための手段とを含む システム。

- 7. <u>翻水項 6 記載のシステムにおいて:</u>
 関連するセルの前太可能なグループと一緒に消去されたあとで、<u></u>
 取配子め定められたしきい値レベルのセフトを資配消去可能なグループの参照メモリセルのセフトに複製するための再プログラミング手後をさらに含むシステム。
- 8. 端来項1元級のシステムにおいて: 動記アレイ中のRFPROMセルから構成される1 生たはそれ以上のマスタ参照メモリセルのセットで、 予め定められた参照しきい値のセットを蓄積するため のものであり、それから前記予め定められたしおい値 レベルのセットが構造することができるものである1 またはそれ以上のマスク参照メモリセルのセットを含 むシステム。
- 10. 競球項8記載のメモリシステムにおいて、 的記載み取り手段は、アドレスされたセルを含む与え られた病失い能なグループと関連する病去可能なグル 一プの参照BFPROMセルの前配セットからのそれ に対応するように前記下の定められた参照し合い値の セットを調節する手段、および和紀アドレスされたセ

- ルの尾側レベルを予め定められた無限し多い倒レベル の前記のように削増されたセットと比較するための手 及とを含むシステム。
- 11. 集製図路メモリシステムで、複数のアドレス可能な単等体のアンイをもち、電気的に簡素可能でプログラム可能なメモリ(BEPROM)セルで、ソース、ドレイン、コントロールゲート、宛配メモリシステムの使用中にプログラムされた電荷レベルを保持することができるフローティングゲートをもち、メモリの状態を区分するために用いられる一つ以上の下め定められたしまい値であたがに用いられる一つ以上の下め定められたしまい値である決まったメモリ仏動となり、そして、前配フローティングゲートの電荷を消去状態に対応して変更することができる消去電便をもち、そして、前配プローティングゲートの電荷を消去状態に対応して変更することができる消去電便をもち、そして、前配メモリシステムはアドレスされたセルのプログラムされた状態を決定する読み取りシステムを含む前記のメモリシステムを含み、前記器み取りシステムは:

EEPROMセルのアレイから構成された・・つ以上の参照メモリセルで、前応セルは前記の一つ以上のアめ定められたしない他の各々と対応する電荷でそれぞれプログラムされている。つ以上の参照メモリセルと:
アドレスされたセルのしまい値電波レベルを育記・
つ以上の参照メモリセルのものと比較するため育記の

一つ以上の意思メモリセルに必答する手段であり、それによりアドレスされたセルが一つ以上の予め定められたしさい頃のどれた関連するかを決定し、それによりアドレスされたセルで書替されたデータの一つ以上のピットが設み出し可能であり: そしてそこにおいて、前配し合い個の電流レベルを比較する手段はさらに:

アドレスされたセルの前記しまい領電機レベルを一つ以上の再現された電機に再現するための一対多のカレントミラー手段であり、前記カレントミラーはアドンスされたセルの側記しきい簡電機レベルを施す第1の数と複数の技を含む第2の脚をもち、その結果それぞれの技は前記の一つ以上の予め定められたしまい像レベルの1つと関連させられるものである一対多のカレントミラー手段と;

もこで再現された電流を再現するために各種に設けられた第1の電機製であり、 順配再製された電機は、 前起第1の脚におけるしきい値電磁と実質的に等しい ものである第1の電流圏と:

<u>アめ定められたしまい館レベルの一つをもつお照象</u> <u>後を供給するための各校の第2の電液減と;そして</u>

第1 台上び第2 の電光蔵制の接点において、相対的 に高いかまたは低い関圧を各後で同時に検用するため の子及であり、前記科対的に高いかまたは低い電圧は、 前記第1の電流銀により供給される的記しさい値で被 レベルと同一の利記再現された電波が、可配第2の電 複数により供給される予め<u></u>をめられたしきい値レベル の一つの電流よりも大きい振幅かまたは小さい振幅を もつかどうかに対応するを枝で同時に拡出するための 子段とを含む栄養回路メモリシステム。

12. <u>複数の子</u>の定め<u>られた電液レベルに関連するナスト電流を</u>感知する回路であって:

テスト電流を一つ以上の再見された電流に再現するための1対多のカレントミラー千段であり、前記なレントミラーは前記ナスト電流を施す第1の輝および複数の反を含む第2の脚をもち、各枝が参照電流レベルに関連するものである1対多のカレントミラー手段と: 各々の枝で再現された電波を再現するためのものであり、側配再集された電波と前辺第1の脚のテスト電流と実質的に同一である第1の電波器と:

各技で利息子め定められた参照電流レベルの一つを もつ参照電流を供給するための事 2 の電流額と; まよ び

食配第1 之よび第2 の電洗販所の使点で前配各枝に おいて相対的に高いかまたは低い電圧を良時に検出す るための手段であって、前記相対的に高いかまたは低い電圧は、前記第1 の電流数により供給される前記学 スト電快と同一の前起が実された電流が、前記第2 の

電波数により供給される前配参照電流のものよりも大きい振幅かまたは小さい振幅をもつかどうかに対応するを技で同時に検出するための手段とを含むアスト電液を感知するための回路。

- 13. 韓東項11記載の回路において、前記テスト電流がメモリセルの事通電波によって供給され、前記事選電波はメモリ状態を数定するものである回路。
- 14. **調求項12配載の回路において、前記メギ** リセルはEEPROMまたはフラッシュEEPROM である回跡。
- 15. <u>博求負1: 記載の国際において、各枝における前記第2の電流製はプログラム可能な参照電</u>液線である回<u>数。</u>
- 16. <u>数求項)4 記載の四番において、前定テスト電流がメモリセルの事</u>頭電流によって供給され、前 配事通電流はメモリの状態を規定するものである同時。
- 17. 請求第15記載の同路において、前配メモ リセルはBEPROMかフラッシュBBPROMであ る回稿。
- 18. 耐水項 15. 記載の回路において、前記プログラムの館な変配電速気はよるりセルの資産電池によって供給され、前記等通電液はよそり状態を規定する 等項電波をもつものである回路。
 - : 9. 離水収1.8 起収の回路において、何起メモ

<u>りせルはFFPROMかフラッシュEFPROMである回路。</u>

2 0. <u>プログラム可能な金属電流部は最初のプログラム可能な金属電液額から同時により復写されるものである</u>第半項<u>1 5 22数の互取において:</u>

売りおよび第2の1対1のカレン・ミラー手及のそれぞれは二つの脚のそれぞれにただ一つの技をもち、 可配第1および第2の1対1の整旗手段はそれら二つ の単の一つにより相互接続されており、そして附足第 2の電流源は第2の1対1のカレントミラー手段の他 方の脚に接続されることにより提供される第1および 第2のカレントミラー手段と、および、

程限電流を供給するための最初のプログラム可能な参照電池部であり、前配最初のプログラム可能な参照電池部は、前記部1の1対1のカレントミラー学及の他の脚に接続されており、それにより前記相互接続された即に実質に同様の参照電池を写し、そして、次に前記第2の1対1の電池手段の他の脚に同じものを写し、これにより、前記第2の電池銀に最初のプログラム可能な参照電池部の電池と実質的に同様の電池を与えるものである最初のプログラム可能な参照電池部の電池と実質的に同様の電池を与えるものである最初のプログラム可能な参照電池部を含む回路。

21. 精必項20配数の回路において、前記テスト電流はメモリの休息を規定するメモリセルの準温電

後により伝給されるものである河路。

- 22. 筒球項21記載の同路において、放展メモ リセルはBSPROMかソラッシュBEPROMであ る辺跡。
- 28. 請求項を0記載の回除において、成記プログラム可能な書展電道数はメモリの状態を規定する等 通電能をもつメモリセルにより延供される回路。
- 24. 請求項<u>23 記載の同葉において、前記メモリセルはERPROMがフラッシュREPROMである回路。</u>
- 2 5. <u>耐水</u>頃 2 0 <u>単板の回路において、前記 1 対</u>

 <u>多のカレントミラー手段と前記第 1 の 1 対 1 のカレントミラー手段は同一の概性をもつトランジスタから構成されており、そして前記第 2 の 1 対 1 のカレントミラー手段は異なる低性のトランジスタから構成されている回路。</u>
- 2 8. <u>額水項11配載の回路において、そ</u>れぞれ <u>の枝に</u>手め足<u>められた参照電車を供給するための</u>解配 <u>取2の</u>電能製は:

<u>ソース、ドレインおよびゲ</u>ート<u>ももつ予め定められ</u>たサイズのトランジスタと:および

<u>前記ゲートに予め定められた参照電圧を印加するための子数であり、前配子め定められたサイズの</u>トラン ジスタのソース<u>およびドレインを進れる前記予め定め</u> <u>られた参照団旗の一つを発生する</u>予め<u>定められた参照</u> <u>低圧を印加するための手段と;</u>

成尼子め定められた参照市田は育紀生と前紀技を恢 切る子め定められたサイズの差にかかわらず一定で、 可足性に予め定められた複数の参照で強を発生させる 四路。

- 27. 静水項26定数の回路において、前配テス 上電流はメモリセルの導通電板によって供給され、前 起導通電池はメモリの状態を収定するものである回路。
- 29. <u>
 酵水項26 記載の回路において、前記一定</u>
 の無限電流はメモリセルの浮通電流によって供給され、
 回記等通電流はメモリの状態を規定するものである回
 路。
- 8 1. <u>請求項11配税の団絡において、理飲のチ め定められた参照電送レベルに関連してテスト電流を 独出するための団路は:</u>

T8.

<u>それぞれの技は参照電流レベルおよび倍率要素に関</u> 迷さ<u>せられており</u>:

各技での前記拝見電流は前記第1の脚のテスト電流から関連する倍率要素により計ることができ、そして 各技の前記事との電流報は前記複数の参照電流レベルから最も高い参照電流レベルを供給するものである テスト電流を彫知するための回路。

- 82. 競皮項31配数の回路において、前記テスト電流はメモリセルの写過電池によって供給され、前記等通電流はメモリの状態を規定するものである室路。
- 3 %. <u>簡米項 8 2 記載の回覧において、前記メモリセルはEEPROMかフラッシュEEPROMである</u> <u>5 近</u>路。
- 34. 競求項31定数の国路において、前記収も 高い参照 電流にメモリセルの等油を流により供給され、 耐能導通電流はメモリの状態を規定するものである回 路。
- 35. 複求項 3 4 配機の区断において、貯匙メモ リセルはFBPROMかフラッシュBSPROMであ る回路。
- 86. <u>人でリセルをもつEBPROMシステムを</u> 煙作する方法で、削配セルは前記セルに印加された達 当な思用に対応して改更することができる電荷レベル

を保持する電気的フロ・ディングゲートを含み、それ によって、 軟記セルを設むことにより検用可能な変更 可能なしきい値レベルを確立する方法において:

<u>前記複数のメモリ</u>セルの前<u>記しきい値レベルを別々</u> に校出し、そして

前記程数のメモリセルが望まれたしまい値レベルに達したことが検出されるとただちに向記書数のメモリセルの個々への耐記適当な電圧の印加を終了し、前記すべての複数のセルが衰まれたしまい値レベルに達したことが検出されるまで、前記の適当な電圧を前記を 数のセル以外に印加しつつけるメモリセルをもつEB PROMシステムを操作する方法。

- 87. <u>第収項86記載の方法において、前記虫まれたしまい位しベルがよつである方法。</u>
- 3 8. <u>関東項 8 8 記載の方法において、前記 勧敷 のメモリセルの前記望されたしきい食レベルは</u>、しきい食レベルの2 つの直復しないプログラムされた領域 全食む方法。
 - 40. 前収取36試取の方法において、前配複数

<u>のメモリセルの質配譲まれたしきい値レベルは、しきい値レベ</u>ルの <u>2 以上の重複しないプログラムされた</u>値 据を含む方法。

- 4 1. <u>惣夕頃 9 8 記載の方法において、</u>前記<u>憩まれたしまい質レベルが商去されたしまい質レベルを含む方法。</u>
- 4 2. <u>露水角 8 6 配数の方法において、メモリセルの育記アレイはセル</u>のブレック<u>にグループ化され、</u> そのしきい位レベルは劇配通過な電圧が印加される<u>前に一つの与えられたレベルに一緒に変更される方法。</u>
- 48. 壊水気42. 記載の方法において、前配適当 な電圧が並列に印加される複数のメモリセルは、前配 ブロックの個々内の複数のメモリセルよりも少なく、 そして、さらに、前配プロックの一つ内の係の複数の セルに前記印加、検問および終了を繰り起すものであ 5方法。
- 48. 不算発性メモリシステムであって;

 集新回路チップ上のアドレス可能な半導体の電気的 に得去可能でプログラム可能なメモリ (BEPROM) シロルのアレイであり、可起メモリセルはソース、ド レイン、コントロールゲートおよび尚去電極をもち、 内配用去電板は、打配セル中のデータの放取り、プログラミング、および用点のための特定の電圧状態に適 空性をもつものであり、モレて耐出セルの特定のメモリ状態に対応して特定の電荷レベルを保持することが できるフローティングゲートをもつ損去電板のアレイと、

フローティングゲートの電流レベルを変更すること によって、プログラミングか的去の電圧状態が印知を れるとただちに、前配セルの特定のメモリ状態の虫を れた一つの状態に近成するための手段と、

複数のアドンスされた3 G P R O M セルに対するデ - クをプログラムするシステムで:

削配複数のアドレスされたセルの状態を削配データ で並列にプログラムするための手段と、

<u>的配数数のアドレスされたセルのそれぞれのプログラムされた状態が育起データと対応することを検証する手段と、</u>

<u> 煎配複数のアドレスされたセル中の正し</u>く検証され たセルをさらにプログラムすることを禁止する予段と、 および

前配全てのアドレスされたセルが正しく 放配されるまで、自記複数のアドレスされたセルを並列にさらたプログラムし、検証し、正しく検託されたセルのプログラミングを禁止する手段と、を含む不限発性メモリ

システム。

- 4 6 . <u>請求項 4 5 記載のEBPROMセルモプログラムするためのシステムにおいて、前配プログラミングシステムはBBPROMの集費回路チップに設けられているシステ</u>ム。
- 4 7. <u>簡求項 4 5 記載の B B P R つ M セルをブログラムするためのシステムにおいて、</u> 前配値 4 のメモリセルは 2 つの特定のプログラムされたメモリの状態 をもつものであるシステム。
- 48. **費求乗45 起級のEEPROMセルをブログラムするためのシステムにおいて、前記個々のメモリセルは2以しの幹定のプログラムされたメモリの状態をもつものであるシステム。**
- 5 7. <u>講求項 4</u> 9 記載の B E <u>P R O M セルをプログラムするためのシステムにおいて、プログラムされたデータを検証するため</u>の前記手段は個々のプログラムされたセルの電荷レベルに関連したパラメータを検

山するための手段を含み、そして前記例々のプログラムされたマルから検出されたパラメータをプログラムされた前記データに関迷する少なくとも一つの参照パラメータと比較する手段であって、個々のプログラムされたセルは達成されたパラメータの前記比較により検疑されるものであるシステム。

- 5 1. <u>町配前米項45~48型根のいずれかのド BPROMセルをプログラムするためのシステムにおいて、前配メモリセル前去単個は前去ゲートを含むシステム。</u>
- 52. 精束項45または46記載のいずれかのB
 EPROMセルをプログラムするためのシステムにおいて、前配システムは少なくとも一つの数別メモリウルを含み、そして前配システムはさらに前配少なくとも一つの参照セルを参照ンベルにプログラムするための手段失きむものにおいて、前記検証を別は前記プログラムされたデータを検証するための前配少なくとも一つの参照セルの前記参照レベルを読み取るための手段失食むシステム。
- 5 3. 解求 3 4 5 または 4 6 ゼ戦のいずれかの B BPROMセルをプログラムするためのシステムにおいて、放配メモリセルのアレイは、複数の率減ビット 級で、前配ビット線は、ビット線の返接するものにそれぞれ後続されている前型メモリセルの倒々の前可ソ

<u>ースとドレインをもつビット線であり、および複数の</u> 悪無性のワードラインであり複数の技巧したメモリセ <u>ルのコントロールゲートにそれぞれ接続されている</u>フ ードライ<u>ンとを含むシステム。</u>

- 5 4. 競求項 5 8 配数の F F P R つ M セルをプログラムするためのシステムにおいて、前記個 + のメモ リセルに選択トランジスタを含むンステム。

耐配複数のアドレス可能なブロックの個々のアドレス されたものに接続可能な手段を含み、物配ブロックの 中のメモリセルに預去電比を同時に印加するためのも のであり、前記メモリセルは放太電圧が印加される前 は少なくとも第1および第2の異なる特定のメモリ状 既にあるシステム。

- 5 8. 競球項45または46配数のいずれかのB
 EPROMセルをプログラムするためのシスナムで、
 同記アドレス可能なメモリセルのアレイは複数のアド
 レス可能なプロックに組織化され、前記例々のプロック
 の可記セルにより特徴付けられるものにおいて、少な
 くとも一つの参照セルがセルのプロックの創名に含まれて、前記システムはさらに前記少なくとも一つの参照セルをある参照レベルにプログラムするため
 の手段を含むものであり、ここにおいて、前記検証手
 及は前記プロックの前記参照セルの参照レベルを洗む
 ためで手段を含み、ここにおいて、前記検証手
 及は前記プロックの前記参照セルの参照レベルを洗む
 ためで手段を含み、ここにおいて、前記複数のアドレスされたセルは前記プログラムされたデータを検証するために存在するものであるシステム。
- 53. 種求項 4 5 または 4 6 配報のいずれかの E BPROMセルモプログラムするためのシステムにおいて、特定のメモリ状態に対応する特定の電解レベル は、少なくとも一つのブレークポイントのしきい低レ

ベルを含み、そしてここにおいて、 前配検証予以は、 余白により、前配検定のメモリ状態にプログラムする ことにより前配メモリセルの状態を読み取るための予 段を含むシステム。

- 8 0. 情求項 5 9 記載のEEPROMセルをプログラムするためのシステムにおいて、前配特定のメモリ状態に対応する前配特定の質荷レベルは正確に一つのプレークポイントのしまい値レベルを含むシステム。
- 62. <u>簡求項 4 5 または 4 5 記載のいずれかのシステムにおいて、関記システムは、前配アドレスされた複数のセルにプログラムされている入力データを一時的に起像する手段を含らに含むものであり、そしてさらに、ここにおいて、前配種証予及は、前配アドレスされた複数のセルの各々にプログラムされたデータと前記一時的に蓄積された手段のデータを比較する手段を含むシステム。</u>

ドレイン、コントロールゲートおよび前去電極をもち、 腹配層去電艦は、附配セルでのデータの競み取り、プログラミングおよび消去のために特定の無圧状態に越 受性をもつものであり、そして前島メモリセルは削配 セルの特定のメモリ状態に対応する特定の電音レベル を保持することができるフローティングゲートをもつ アンイと、

<u>前配 セルの司記特定のメモリ状態の設ましい一つを</u> 速成するための手段で、ブログラミングまたは前少の 単正状態を前むフローティングゲートに印加すること によりフローティングゲート上の電新レベルを変化させるものである手段と、

<u>収斂のアドレス</u>された<u>B3PROMせルを拍去する</u>ためのシステムで:

<u>和配復数のアドレスされたセルの状態を共同に出出する予段と、</u>

前配<u>都敷のアドレ</u>スされたセルの各々の前去状態を 検師する手段と、

前距型数のアドンスされたセルのすべてが正しく絵 匹される点で好配型数のアドレスされたセルを並列に さらに積去し近しく検証されそして正しく検証された セルの消去を禁止する手段とを含む不揮消性メモリン

ステム。

64. <u>EBPROMせんの不得免性メモリで、各々は可能せんの特定のメモリ状態に対応する特定の質荷レベルを保持することができるフローティング</u>ゲートをもち、前距BBPROMせんは単位として前去可能である多数のセルのブロックに分割されているBEPROMせんの不得免性メモリにおいて、複数のセルを書換える方法であって、前記セルのフローティングゲートは果なる特定のメモリ状態にプログラムされているものである台類え方法において:

<u>概なった初定のメ</u>でり状態でプログラムされている <u>値配収数のセルを含むセルのプロックに開去電圧を向</u> 加し:

<u>前記複数のセルにプログラムされるべき状態に対応</u> する新しいデータを発供<u>し;</u>

プログラム電圧を重図されている状態にない前記数 数のセルに対映に印知し:

<u>前記複数のセル以外のセルがそれら</u>の個々の意図する状態になった時に個々に彼匠し;

虚図する状態にあることが検証された前記他の複数のセルの各々のプログラムを激択的に終了し:そしてその後前記電数のセルの金でがそれらの意図する状態になるまで、プログラミング、検証、および選択的終了の動作を継続し、これにより取起複数のセルの全

てのデータが新しいデータに書き換えられる方法。 85. 渡来項64記載の方法において、前記複数

<u>のセルは雨配側々のブロック内のセルの歌より少ない</u> ものである<u>方供。</u>

67. <u>鶴求獲04記載の方法において、前配対応 するメモリセルの</u>状態は2つである方法。

88. <u>請求項64記載の方法において、時記対応</u> するメモリセルの状態は2を超えるものである方法。

8 9. フラッシュRRPRCMシステムであって: 複数のEEPROMセルの多々は前記セルの特定の <u>人モリ状態に対応する特定の</u>電荷レベルを保持するこ とができるフローティングゲートをおっ複数のRKP ROMセルと:

荷太回路であり、あるアドレスされた 3 E P R O M セルのブロックに対して並列に戦兢的に前去軍圧パル スを供給する前去回路と:

プログラミング回路であり、あるアミレスされた B BPROMセルのプロックに対して党列に機能的にプ ログラミング電圧パルスを供給するプログラミング回 路と:

検託国路であり、前去パルスまたはプログラミング

ベルスの後でアドレスされたセルの電害レベルを修知 しその対応するメモリ状態を決定する検証回路と;お よび

前記検禁<u>平略に応答する株</u>了目<u>陸であり、前記複数</u>
セルがその**度**図する状態にあると検証されたセルに取 にパルスの間でそれ以上のパルスの印加を終了する一 方、他の複数のセルに、そこにある全部のセルが正し く検証されるまで、パルスの印加を許容する終了同席 とを含むフラッシュ2EPROMシステム。

7 0. フラッシュ B B P R O M システムであって: 複数の B E P R O M セルの各々は、前記セルの特定 のメモリ状態に対応する特定の電荷レベルを保持する ことができるフローティングゲートをもち、前記複数 の B B P R O M セルはそれぞれがセルのまとまりの複数を含むように複数のブロックに分割されており、そ して前記をプロックは治去可能な単位プロックである 個数の B B P R O M セルと:

<u>EBPROMセルのアドレスされたブロックに対して並列的に継続的前次電圧パルスを供給する前去回廊</u>と:

<u>EEPROMセルのアドレスされたまとまりに対して北列的に難検的プログラミング電圧パルスを供給するプログラミング回路と;</u>

<u> 後趾回路であり、商去パルスまたはプログラミング</u>

バルスの後でアドレスされたセルの電荷レベルを感知 しその対応するメモリ状態を決定する検証回路と;お よび

前配検証回路に応答するプログラミング終了回路であり、前記セルがその意図する状態にあると検断されたセルに向記プログラミングパルスの間で前記まとまりの前記セルにそれ以上のプログラミングパルスの印四を終了する一方、他の複数のセルのまとまりに、そこにある全部のセルが正しく検証されるまで、プログラミングパルスの印面を許容するプログラミング終了回路とを含むフラッシュBBPROMシステム。

71. 無機関節チャプ上に形成さたメモリセルアレイをもつBBPROMシステムを動作させる方法で、対応する複数のデータの支とまりを書稿する複数のセルのセットを含むグループにおいてであり、ここにおいて、例々のセルはソース、ドレイン、電気的フローティングゲートおよびコントロールゲートを含み、前記フローティングゲートの電面レベルはそこに印加された電圧に応答して増続され、抑配セルを読み取る際に検出で含る電気的特性を制御するものである方法において:

個々のメモリセルの少なくとも2つの対応する状態 を規定する資配限気的特性の少なくとも2つの異なり 全わない関係を確立し、 少なくとも前記セルのグループの一つ内に個々のセルの1セットを、人力データの対応するまとまりで規定されている状態に並列にプログラミングし、前記プログラミングは、前記セルの1セットに適当なプログラミング電圧を印作することによりなされ、前記プログラミングは:

<u>国記しセットのセルの個々のセルの電気的特件が、</u>
人力データの対応するまとまりにより規定された状態
に対応する耐視少なくとも2つのまなり合わない個達
の・方にあることを決定し、

人力データの対応するまとまりに規定されるそれらの状態に適したと決定された個々のセルのプログラミングを選択的に禁止する一方、そのような禁止をすることなりに並列で煎起セルの1セット中の他のセルのプログラムを継続し、そして、

さらに他のセルのセットに順次前記プログラミング 動作を繰り返し、セルのグループの資配少なくとも一 つに入力データの付加やなまとよりを書養し、これら のセルの異なるプログラムされたメモリの状態にした がって、セルのグループの少なくとも一つ内に前記せ

<u> 余白をもつ電気的特性の中に余白を持ってプログラム</u> <u>されるものである方法。</u>

74. 情球項で1配載の方法において、データの 読み取りは前足セルの個々の電気的特性の偶核がどこ にあるかを検定することにより減成されるのであり、 ここにおいて、プログラミングデータは個々のセルの 顔配電気的特性がそのような領域の減少させられた機 域内に存在するときを決定することを含み、前を個々 のセルは全白をもつ電気的特性の中に全白を持ってプログラムされるものである方法。

75. 請求項 71~74 影戦のいずれか<u>の方状において、プログラミングは、何々のセルが入力データの対応するまとまりにより規定された伏</u>敷に達したことが失定されると何々のセルをさらにプログラミングすること終了することにより選択的に禁止する一方、プログラムされているセルの一つのセット内の他方のセルモ並列にプログラムを継続するものである方法。

ルの個々の意気的な特徴を異なる値にセットし、

その終に前記書號されたデータを前記グループの前記少なくとも一つの他々のセルに適当な読み取り電圧を印頂することにより読み取り、読まれているセルの個々のセルの電気的特件を検知し、そして読まれている個々のセルの電気的特件を検知し、そして読まれている個々のセルの側々のセルの検出された電気的特性に前記少なくとも二つの状態のどうらが対応するかを検定し、そして

その後に前足界なってブログラムされたメモリ伏敷をもつ南起グループの少なくとも一つ内のセルに、前 尼グループの少なくとも一つの側起セルの電気的特性 をある南去状態に対応する値にリセットするために、 適当な前去電圧を印刻するシステム。

- 72. <u>機求項71記載の方法において、</u>可配個々 のメモリセルの二つ以上の対応する状態を規定する前 配風気的特性の重なり合わない2つ以上の個域を確立 することを含む少なくとも2つの皿なり合わない組織 を確立するものである方法。